具有电荷捕获存储单元的半导体存储器及其制造方法技术

具有电荷捕获存储单元的半导体存储器，其中存储晶体管的每个沟道区的电流方向横切于相关的字线，所述位线被布置在所述字线的顶侧上并以一种方式与后者电绝缘，而且设有源－漏区的导电局部互连，该局部互连被安排在所述字线之间的间隙中的部分内，并以一种方式与后者电绝缘和被连接到所述位线上，其中栅电极被布置在至少部分地形成在存储器衬底内的槽中。

【技术实现步骤摘要】

本专利技术涉及电可写和可擦的非易失闪存的领域。其尤其讲述了一种具有电荷捕获单元的非易失存储器，所述电荷捕获单元包括尤其适用于虚接地NOR存储单元结构的捕获电介质。
技术介绍
电荷捕获半导体存储器典型地具有按照列和行排列的电荷捕获存储单元的阵列，其中每个存储单元被构造为包括有栅极电介质的晶体管，所述栅极电介质典型地由夹在两个边界层之间的电荷捕获存储层组成。通常，存储层材料比边界层材料具有更小的能量带隙和更大的陷阱密度，使得在存储层中被捕获的载荷子保持局部化。典型地，氮化物被用作存储层材料，而氧化物被用作边界层材料。根据实际的结构，载荷子可以利用沟道热电子(CHE)或Fowler-Nordheim隧穿从沟道区被转移到存储层。擦除一个电荷捕获存储单元可以通过注入热空孔或通过Fowler-Nordheim隧穿来实现。在典型的共源存储单元结构中，导电源线连接一个列的源区，与源线平行排列的导电字线连接一个列的栅电极，并用于选择单个的存储单元。导电位线被安排在与之正交对准的所述字线和源线的上方，并与漏区保持电接触。与之不同的是，在典型的虚接地结构中，位线与源区及漏区都保持电接触，其中每两个相邻本文档来自技高网...

【技术保护点】
具有电荷捕获存储单元的存储器，包括：一个衬底；多个导电字线；多个存储单元，所述存储单元包括多个浅槽隔离、由所述浅槽隔离所限定的多个源／漏区、由字线的相应部分构成且与相邻源／漏区之间的衬底相对以形成多个沟道区的多个栅电 极，所述栅电极通过捕获电介质与所述源／漏区隔离，且其中所述栅电极被布置在至少部分地形成在所述衬底内的槽中。

【技术特征摘要】
US 2005-2-28 11/0679831.具有电荷捕获存储单元的存储器，包括一个衬底；多个导电字线；多个存储单元，所述存储单元包括多个浅槽隔离、由所述浅槽隔离所限定的多个源/漏区、由字线的相应部分构成且与相邻源/漏区之间的衬底相对以形成多个沟道区的多个栅电极，所述栅电极通过捕获电介质与所述源/漏区隔离，且其中所述栅电极被布置在至少部分地形成在所述衬底内的槽中。2.权利要求1的存储器，其中，所述捕获电介质包括一个夹在两个边界层之间的存储层。3.权利要求2的存储器，其中，所述存储层是在一个槽中隔离一个栅电极的捕获电介质的一部分，该存储层包括至少两个部分，其第一部分隔离所述栅电极和所述源区，其第二部分隔离所述栅电极和所述漏区。4.权利要求3的存储器，其中，所述第一和第二部分通过去除位于所述槽的底部处的所述存储层的底部部分而被形成。5.权利要求3的存储器，其中，所述第一和第二部分被安排使得每个沟道区的长度的至少30％不与所述存储层相对。6.权利要求3的存储器，其中，所述存储层的所述第一和第二部分被安排使得每个沟道区的长度的至少20％不与所述存储层相对。7.权利要求1的存储器，其中，面对所述栅电极的每一个沟道区包括至少一个弯曲区，使得所述沟道区的宽度在与连接邻近于该沟道区的源/漏区的线相垂直的方向上被放大。8.权利要求1的存储器，其中，所述槽被形成为一般U形。9.权利要求1的存储器，其中，所述源/漏区被横向地布置成邻近于所述字线。10.权利要求1的存储器，其中，所述栅电极通过所述捕获电介质层与所述衬底隔离。11.具有电荷捕获存储单元的闪存，包括一个衬底；多个导电字线；多个闪存单元，所述闪存单元包括多个浅槽隔离、由所述浅槽隔离所限定的多个源/漏区、由字线的相应部分构成且与相邻源/漏区之间的衬底相对的多个栅电极，所述栅电极通过捕获电介质与所述源/漏区隔离，且其中所述栅电极被布置在至少部分地形成在所述衬底内的槽中。12.权利要求11的闪存，其适于工作为虚接地NOR存储单元阵列。13.半导体存储器，含有一个在存储单元阵列区具有第一极性的衬底，所述存储单元阵列区包括基本连续地沿着第一方向(y)排列的多个浅槽隔离、和沿着横切于所述第一方向的第二方向(x)排列并与所述衬底隔离的多个导电字线，其中相邻字线之间的衬底区域被注入具有第二极性的杂质，由此在所述第二方向(x)上形成由所述浅槽隔离所限定的多个源/漏区，其中多个栅电极由字线的相应部分构成且与相邻源/漏区之间的衬底相对以形成多个沟道区，所述栅电极通过捕获电介质与至少所述源/漏区隔离，所述源/漏区沿着第一方向(y)被布置在交替的奇数和偶数编号的列中，以及沿着第二方向(x)被布置在交替的奇数和偶数编号的行中；基本在所述槽隔离上方的多个导电局部互连电连接所述源/漏区的每个对，其中偶数编号的行中的每对源/漏区连接偶数编号的列中的一个源/漏区和下一个奇数编号的列中的一个相邻源/漏区，而奇数编号的行中的每对源/漏区连接奇数编号的列中的一个源/漏区和下一个偶数编号的列中的一个相邻源/漏区；以及多个导电位线在所述局部互连上方沿着所述第一方向(y)排列，其中每个位线连接偶数编号的或奇数编号的行中的多个局部互连，其中所述栅电极被布置在至少部分地形成在所述衬底内的槽中。14.权利要求13的半导体存储器，其中，所述捕获电介质由一个夹在两个边界层之间的存储层构成。15.权利要求14的半导体存储器，其中，所述存储层是在一个槽中隔离一个栅电极的捕获电介质的一部分，该存储层包括至...

【专利技术属性】
技术研发人员：J威勒，T米科拉杰克，C卢威格，N舒尔茨，KH库斯特斯，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]