半导体存储装置及其制造方法制造方法及图纸

本发明专利技术提供能够防止因在半导体存储装置的制造工序中产生的ＵＶ光引起的Ｖｔ变动、且可靠性高的半导体存储装置及其制造方法。在存储器单元（１００）上形成层间绝缘膜（１０６），在该层间绝缘膜中形成与位线（１０２）相连的位线接触柱（１０９），所述存储器单元包括：由形成在半导体基板（１０１）的扩散层构成的位线（１０２）、在位线（１０２）之间形成的捕获性栅极绝缘膜、在栅极绝缘膜上形成的字线（１０４）。并且，在层间绝缘膜上的至少覆盖存储器单元（１００）的区域形成遮光膜（１０５），该遮光膜（１０５）的一部分在位线接触柱（１０９）的附近，形成为从层间绝缘膜（１０６）的表面进一步向膜中延伸。

【技术实现步骤摘要】

本专利技术涉及由具有捕获(trap)性的栅极绝缘膜的非易失性存储器构成的。
技术介绍
作为可电写入的非易失性存储器，已知一种具有由扩散层构成的布线层兼为存储器晶体管的源极、漏极的结构(虚拟接地方式)的存储器结构。近年来，越来越要求半导体装置的超微小化、高集成化、高性能化、高可靠性化，尤其在微小的非易失性存储器中，具有高可靠性是很重要的。图26是表示具有捕获性栅极绝缘膜的存储器单元200的一般结构的图。存储器单元200包括由在半导体基板201上形成的扩散层构成的位线202、位线氧化膜210、捕获性的栅极绝缘膜203和字线204。该存储器单元200的驱动以如下的方法来进行。首先，写入通过将电子注入到栅极绝缘膜203来进行。所注入的电子被栅极绝缘膜203捕获，由此，阈值电压Vt升高。这里，所注入的电子使用在位线202附近产生的热电子。另外，擦除通过向栅极绝缘膜203注入空穴来进行。所注入的空穴中和由栅极绝缘膜203捕获的电子，由此，Vt降低。这里，所注入的空穴使用在位线202附近产生的BTBT电流(Band To Band Tunnelingcurrent(段—段之间隧道电流))。可是，在形成了存储器单元200之后，进行形成用于驱动存储器单元200的布线的制造工序。该布线的形成使用等离子蚀刻法来进行，在该等离子蚀刻工序中，会产生UV光。并且，若该UV光入侵到形成了存储器单元等的半导体基板内，则由此会产生激励电子。近年来，因由该UV光产生的激励电子入侵到栅极绝缘膜203，而使存储器单元200的可靠性降低的现象成为问题。即，如上述那样，存储器单元200的写入通过向栅极绝缘膜203注入电子来进行，但是若由UV光产生的激励电子注入到栅极绝缘膜203，则注入了多余的电子，所以，导致预先设定的Vt升高了。另外，在擦除时，即使将规定的空穴注入到栅极绝缘膜203，也不能完全中和由栅极绝缘膜203所捕获的电子，结果，不能降低至预先设定的Vt。尤其是，由于中和由栅极绝缘膜203所捕获的电子，通过使用在位线202附近产生的BTBT电流而将空穴注入到栅极绝缘膜203来进行，所以，若不需要的激励电子在栅极绝缘膜203的中央附近被捕获，则难以中和该不需要的电子。顺便提一下，在浮置栅极的情况下，假设即使向浮置栅极注入了不需要的电子，通过照射UV光，也可容易进行擦除。因上面的理由，若由UV光而产生的激励电子入侵到栅极绝缘膜203中，则由存储器单元200的写入和擦除进行的Vt的调整变得显著困难，结果，导致存储器单元200的可靠性降低。为了应对该问题，已知一种下述的方法，即在存储器单元200的上方，预先形成用于防止在布线的制造工序中产生的UV光的入侵的遮光膜。图27(a)、(b)是表示在存储器单元上形成了遮光膜的半导体存储装置的结构的剖视图，图27(a)表示位线接触柱(plug)209附近的结构，图27(b)表示字线接触柱212附近的结构。如图27(a)、(b)所示，在存储器单元200上形成有层间绝缘膜206，进而，在层间绝缘膜206上、在位于存储器单元200的上方的区域形成遮光膜205。由于遮光膜205阻止了在形成于层间绝缘膜206上的布线(图中未示)的制造工序中产生的UV光入侵到存储器单元200的附近，所以，可以防止向构成存储器单元200的栅极绝缘膜203注入不需要的激励电子。图27(a)、(b)所示的半导体存储装置可以使用图28(a)～(d)所示的制造方法来形成。首先，如图28(a)所示，在半导体基板201上，通过通常的方法来形成具有由扩散层构成的位线202、位线氧化膜210、捕获性的栅极绝缘膜(未图示)和字线204的存储器单元200。接着，如图28(b)所示，在存储器单元200上堆积了层间绝缘膜206和遮光膜205后，如图28(c)所示，使用光致掩模213，去除位于存储器单元200的上方的区域之外的遮光膜205。最后，如图28(d)所示，在遮光膜205上堆积了绝缘膜207后，在绝缘膜207和层间绝缘膜206形成到达位线202的接触孔，通过在此埋入布线材料，来形成位线接触柱209。但是，由于遮光膜205使用了非晶硅膜或钨膜等导电膜，所以，为了避免位线接触柱209彼此的短路，需要遮光膜205与位线接触柱209相分离地形成。结果，在形成了位线接触柱209之后，在绝缘膜207上形成布线的工序中，UV光通过处于遮光膜205和位线接触柱209之间的绝缘膜207入侵到存储器单元附近，由于该原因，产生了位线接触柱209附近的存储器单元的Vt升高的问题。另外，为了避免由UV光的入侵造成的Vt升高的影响，若增大位线接触柱到存储器单元的距离，则半导体存储装置整体的面积会相应变大。由此，在专利文献1中记载了遮断如上这种UV光的入侵路径的方法。下面，参照图29对其进行说明。如图29所示，在存储器单元200上形成层间绝缘膜206和遮光膜205，位线接触柱209贯通遮光膜205和层间绝缘膜206而形成。这里，由于遮光膜205使用富硅氧化膜和富硅氮化膜等的绝缘膜，所以，即使遮光膜205与位线接触柱209接触，也不会与引起位线接触柱之间的短路。由于通过这样形成遮光膜205，可以通过遮光膜205和位线接触柱209遮断在层间绝缘膜206上形成的布线在制造工序所产生的UV光入侵的路径，所以，可以防止向构成存储器单元200的栅极绝缘膜203注入不必要的激励电子。图29所示的半导体存储装置，可使用图30(a)～(d)所示的制造方法来形成。首先，如图30(a)所示，在半导体基板201上，通过通常的方法形成具有由扩散层构成的位线202、位线氧化膜210、捕获性的栅极绝缘膜203和字线204的存储器单元200。接着，如图30(b)所示，在存储器单元200上堆积了层间绝缘膜206和遮光膜205之后，如图30(c)所示，使用光致掩模214，形成贯通遮光膜205和层间绝缘膜206，到达位线202的接触孔215。最后，如图30(d)所示，通过将布线材料埋入到接触孔215，形成位线接触柱209，从而，得到图29所示的半导体存储装置。专利文献1美国专利第6833581号说明书确实，专利文献1所记载的方法在通过遮断UV光入侵的路径，而可以防止向栅极绝缘膜203注入不需要的激励电子方面是有效的，但是由于遮光膜205由绝缘性的膜形成，所以，与导电性的遮光膜相比，其遮光性低，实际上不能充分阻止UV光的入侵。进而，本申请专利技术者们发现，存在着与由上述的绝缘性遮光膜的遮光性低而引起的情况不同的位线接触柱209附近的存储器单元的Vt升高的原因。即，发现在图29所示的半导体存储装置的制造工序中，在图30(c)所示的接触孔215的形成工序中，实际上由等离子蚀刻产生的UV光会经过接触孔215，入侵到存储器单元附近。众所周知，位线接触柱209形成在向按阵列状排列的存储器单元的周围延伸出的位线上，但是由于接触孔215的开口面积非常小，所以，在接触孔形成时，没考虑经由该接触孔215，UV光入侵到存储器单元附近。但是，若存储器单元的微小化、薄膜化进一步向低Vt化发展，则认为通过上述的路径侵入的UV光成为不能忽略的强度，结果，出现了位线接触柱209附近的存储器单元的Vt升高。然而，在现有的半导体存储装置中，只本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括存储器单元，所述存储单元包括：由形成在半导体基板的扩散层构成的多根位线、在相邻的所述位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，在所述存储器单元上形成有层间绝缘膜；在所述层间绝缘膜中形成有与所述位线相连的位线接触柱；在所述层间绝缘膜的至少覆盖所述存储器单元的区域形成有遮光膜；形成在所述层间绝缘膜上的遮光膜的一部分在所述位线接触柱的附近，形成为从所述层间绝缘膜的表面向该膜中进一步延伸。

【技术特征摘要】
JP 2005-11-11 2005-327197;JP 2006-4-21 2006-1179101.一种半导体存储装置，包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的所述位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，在所述存储器单元上形成有层间绝缘膜；在所述层间绝缘膜中形成有与所述位线相连的位线接触柱；在所述层间绝缘膜的至少覆盖所述存储器单元的区域形成有遮光膜；形成在所述层间绝缘膜上的遮光膜的一部分在所述位线接触柱的附近，形成为从所述层间绝缘膜的表面向该膜中进一步延伸。2.根据权利要求1所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分形成为与所述字线平行。3.根据权利要求1所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分，与相邻于所述位线接触柱的字线接触。4.根据权利要求3所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分，经由绝缘膜与所述字线接触。5.根据权利要求4所述的半导体存储装置，其特征在于所述绝缘膜由绝缘性遮光膜构成。6.根据权利要求1所述的半导体存储装置，其特征在于在所述层间绝缘膜中形成与所述字线连接的字线接触柱；向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分形成为在所述字线接触柱的附近，向所述层间绝缘膜中延伸。7.根据权利要求6所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分形成为与所述位线平行。8.根据权利要求1所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分，在所述层间绝缘膜中形成的开口部分内形成。9.根据权利要求1所述的半导体存储装置，其特征在于所述遮光膜由导电性遮光膜和绝缘性遮光膜的层叠膜构成。10.根据权利要求9所述的半导体存储装置，其特征在于所述导电性遮光膜和所述绝缘性遮光膜的界面形成为凹凸形状。11.根据权利要求3所述的半导体存储装置，其特征在于与所述遮光膜的一部分接触的所述字线，是不用于数据保持的虚设字线。12.根据权利要求1所述的半导体存储装置，其特征在于所述遮光膜在形成所述位线接触柱之前形成。13.根据权利要求1所述的半导体存储装置，其特征在于所述层间绝缘膜在相邻于所述位线接触柱的所述字线附近具有阶梯部，所述阶梯部的阶差被平坦化到100nm以下。14.根据权利要求1所述的半导体存储装置，其特征在于形成所述位线接触柱的区域的所述层间绝缘膜的表面高度在与所述位线接触柱相邻的所述字线的表面高度以下。15.根据权利要求14所述的半导体存储装置，其特征在于形成所述位线接触柱的区域的所述层间绝缘膜的表面高度和与所述位线接触柱相邻的所述字线的表面高度之间的差在60nm以下。16.一种半导体存储装置，包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的所述位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，以覆盖所述存储器单元的上面和侧面的方式形成有绝缘性遮光膜；在所述绝缘性遮光膜上的至少所述存储器单元上形成有导电性遮光膜。17.一种半导体存储装置的制造方法，其中，所述半导体存储装...

【专利技术属性】
技术研发人员：桥爪贵彦，高桥信义，吉田幸司，高桥桂太，栗原清志，守山善也，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]