单次可编程存储器及其制造方法技术

本发明专利技术公开了一种单次可编程存储器，其包括基底、多个隔离结构、第一晶体管与第二晶体管。隔离结构设置于基底中，定义出有源区。各隔离结构上具有凹陷，使隔离结构顶面低于基底顶面。第一晶体管设置于基底的有源区上，且延伸至该凹陷侧壁，第一晶体管的栅极为选择栅极。第二晶体管设置于基底的有源区上，与第一晶体管串接。第二晶体管的栅极为浮置栅极，此浮置栅极呈区块状横跨于隔离结构之间的基底上，且延伸至凹陷侧壁。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储器及其制造方法，且特别是涉及一种。
技术介绍
非易失性存储器可以依照数据存入的方式而细分为掩模式只读存储器(Mask ROM)、可抹除且可编程只读存储器(Erasable Programmable ROM；EPROM)、可电抹除且可编程只读存储器(Electrically Erasable ProgrammableROM；E2PROM)、单次可编程只读存储器(One Time Programmable ROM；OTPROM)等。美国专利US 6678190揭露了一种单次可编程化只读存储器，以设置于N阱上的两串接的P型晶体管分别作为选择栅极与浮置栅极。由于无须配置控制栅极，因此具有能够与CMOS工艺整合的优点。然而，随着集成电路产业的发展，业界莫不以制作出速度更快、尺寸更小的产品为目标，因此半导体元件的集成度(Integration)势必会持续不断地增加。线宽缩小的结果，往往会导致存储器通道的电流过小，这么一来，很容易会造成数据误判的情形而降低存储器的可靠度。此外，由于元件的集成度增高，在接触窗开口的蚀刻工艺中，很容易产生误对准的情形，使得接触窗开口会本文档来自技高网...

【技术保护点】
一种单次可编程存储器，包括：基底；多个隔离结构，设置于所述基底中，定义出有源区，各所述隔离结构上具有凹陷，使所述些隔离结构顶面低于所述基底顶面；第一晶体管，设置于所述有源区上，且延伸至所述凹陷侧壁，所述第一晶体管的栅 极为选择栅极；以及第二晶体管，设置于所述有源区上，与所述第一晶体管串接，所述第二晶体管的栅极为浮置栅极，所述浮置栅极呈区块状横跨于所述有源区的基底上，且延伸至所述凹陷侧壁。

【技术特征摘要】
1.一种单次可编程存储器，包括基底；多个隔离结构，设置于所述基底中，定义出有源区，各所述隔离结构上具有凹陷，使所述些隔离结构顶面低于所述基底顶面；第一晶体管，设置于所述有源区上，且延伸至所述凹陷侧壁，所述第一晶体管的栅极为选择栅极；以及第二晶体管，设置于所述有源区上，与所述第一晶体管串接，所述第二晶体管的栅极为浮置栅极，所述浮置栅极呈区块状横跨于所述有源区的基底上，且延伸至所述凹陷侧壁。2.如权利要求1所述的单次可编程存储器，还包括栅介电层，设置于所述浮置栅极与所述基底之间。3.如权利要求1所述的单次可编程存储器，还包括选择栅极介电层，设置于所述选择栅极与所述基底之间。4.如权利要求1所述的单次可编程存储器，其中所述第一晶体管与所述第二晶体管为P型晶体管。5.如权利要求1所述的单次可编程存储器，还包括掩模层，设置于所述隔离结构与所述浮置栅极之间。6.如权利要求5所述的单次可编程存储器，其中所述掩模层的材料包括氮化硅。7.如权利要求1所述的单次可编程存储器，其中所述浮置栅极的材料包括掺杂多晶硅。8.一种单次可编程存储器，包括基底；多个隔离结构，设置于所述基底中，各所述些隔离结构上具有凹陷，使所述些隔离结构顶面低于所述基底顶面；多个存储单元，呈行列排列，设置于所述基底上，各所述些存储单元包括第一晶体管，所述第一晶体管的栅极为选择栅极，且所述选择栅极延伸至所述凹陷侧壁；以及第二晶体管，所述第二晶体管的栅极为浮置栅极，所述浮置栅极呈区块状横跨于所述些隔离结构之间的所述基底上，且延伸至所述凹陷侧壁，其中，所述第一晶体管的第二端点(漏极)串接至所述第二晶体管的第一端点(源极)；多个选择栅极线，横跨所述些隔离结构与所述基底而设置，各所述选择栅极线连接同一行的所述些第一晶体管的栅极；多个源极线，分别耦接同一行的所述些第一晶体管的第一端点(源极)；以及多个位线，分别耦接同一列的所述些第二晶体管的第二端点(漏极)。9.如权利要求...

【专利技术属性】
技术研发人员：张格荥，黄宗正，黄彦宏，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]