非挥发性存储器的制造方法技术

一种非挥发性存储器的制造方法，主要在于基底上依序形成底介电层、电荷陷入层、顶介电层及导体层。接着移除导体层、顶介电层、电荷陷入层、底介电层及基底的部分以形成多个沟槽。接着于沟槽中填入绝缘层以形成多个隔离结构。接着于导体层及隔离结构上形成多条字线。接着以字线为掩模移除底介电层、电荷陷入层、顶介电层、导体层及隔离结构的部分以形成多个元件结构。由于底介电层具有两种以上的厚度，因此元件结构可随着底介电层的厚度不同而相对具有不同的特性表现，可作为特性不同的存储单元或周边电路元件。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器元件(Semiconductor Memory)的制造方法，特别是涉及一种非挥发性存储器(Non-Volatile Memory)的制造方法。
技术介绍
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。而且，控制栅极直接设置在浮置栅极上，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以穿隧氧化层(Tunneling Oxide)相隔。其利用控制栅极上所施加的正或负电压来控制浮置栅极中的电荷的注入与排出，以达到存储的功能。然而，当多晶硅浮置栅极层下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠性。因此，为了解决可电抹除可程序只读存储器元件漏电流的问题，目前的方法是采用一电荷陷入层(charge trapping layer)取代现有存储器的多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)层所构成的堆栈式结构(stacked structure)，具有此堆栈式栅极结构的只读存储器可称为硅/氧化硅/氮化硅/氧化硅/硅(silicon-oxide-nitride-oxide-silicon，简称SONOS)存储元件。另一方面，在存储器元件的制造过程中，通常是将存储单元区与周边电路区的工艺整合在一起，然而由于存储单元区与周边电路区对于工艺的要求并不相同，因此在制作存储单元区(或周边电路区)时，需要利用掩模层盖住周边电路区(或存储单元区)，造成工艺非常复杂，且成本提高。而且，现有的存储器元件的工艺中所制作出的存储单元仅具有单一种特性，因此如何在一工艺中可同时制作出多种特性不同的存储单元，也是目前发展的重心之一。
技术实现思路
有鉴于此，本专利技术的一个目的就是在提供一种，可在一工艺中同时于存储单元区制作出存储单元并于周边电路区制作出周边元件。本专利技术的另一目的就是在提供一种，可在一工艺中同时制作出两种以上特性不同的存储单元。基于上述的目的，本专利技术提出一种，先提供基底，此基底至少可分为存储单元区及周边电路区。接着，于存储单元区上形成第一底介电层，并于周边电路区上形成第二底介电层，此第二底介电层的厚度大于第一底介电层的厚度。于第一底介电层上形成电荷陷入层，并于第二底介电层上形成第一介电层。接着，于电荷陷入层及第一介电层上形成顶介电层后，于顶介电层上形成导体层，并于导体层上形成图案化掩模层。然后，以图案化掩模层为掩模，移除部分导体层、顶介电层、电荷陷入层与第一介电层、第一底介电层、第二底介电层及基底，以形成多个沟槽。接着，于沟槽中填入绝缘层后，移除图案化掩模层与部分绝缘层直到暴露出导体层表面，以形成多个隔离结构。于导体层及隔离结构上形成多条字线后，以字线为掩模，移除部分导体层、顶介电层、电荷陷入层与第一介电层、第一底介电层、第二底介电层及隔离结构，以于存储单元区内形成多个存储单元结构及在周边电路区内形成多个周边电路元件结构。之后，于存储单元结构及周边电路元件结构两侧的基底中分别形成源极区/漏极区。在上述的中，由于覆盖在基底的存储单元区上的第一底介电层的厚度小于周边电路区上的第二底介电层的厚度，因此，在存储单元区上形成的第一底介电层厚度较薄作为穿隧介电层之用，加上后续形成的电荷陷入层、顶介电层及导体层而形成SNONS存储单元结构。周边电路区上形成的第二底介电层厚度较厚并与后序形成的第一介电层、顶介电层同时作为栅介电层之用，在加上导体层而形成一个MOS结构。通过形成不同的底介电层厚度可以将存储单元区与周边电路区一起制作，而不需要在工艺中以掩模层将存储单元区或周边电路区盖起来，而可以简化工艺，并降低成本。基于上述的目的，本专利技术提出一种，先提供基底(substrate)，此基底可分为多个存储单元区；接着于基底上形成底介电层(bottom dielectric layer)，且对应于各存储单元区上的底介电层的厚度皆不同；接着于底介电层上形成电荷陷入层(charge trapping layer)；接着于电荷陷入层上形成顶介电层(top dielectric layer)；接着于顶介电层上形成导体层(conductive layer)；接着移除部分导体层、顶介电层、电荷陷入层、底介电层及基底，以形成多个沟槽；接着于沟槽中填入绝缘层(isolating layer)，以形成多个隔离结构(isolation structures)；接着于导体层及隔离结构上形成多条字线(word lines)；接着以字线为掩模，移除部分导体层、顶介电层、电荷陷入层、底介电层及隔离结构，以于各存储单元区内形成多个存储单元结构；最后于存储单元结构两侧的基底中形成一源极区/漏极区(source region/drain region)。本专利技术的非挥发性存储器，由于在制作底介电层时采用两种以上的厚度，因此最后所制作出的存储单元可随着底介电层的厚度不同而相对具有不同的特性表现。本专利技术的非挥发性存储器的制作方法，更可达到缩小存储单元结构尺寸(Cell size)以及改善元件的可靠性(reliability)等优点。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明如下。附图说明图1A～1G绘示依照本专利技术一优选实施例的一种非挥发性存储器的制造流程的俯视示意图。图2A～2G绘示图1A～1G中沿A-A’的制造流程的剖面示意图。简单符号说明10第一元件结构20第二元件结构100基底102第一元件区104第二元件区106源极区 108漏极区110底介电层112第一底介电层114图案化光掩模层116第二底介电层120a电荷陷入层120b介电层130顶介电层140导体层150图案化掩模160沟槽170绝缘层180衬层190字线192硅化物层194多晶硅层200隔离结构具体实施方式图1A～1G绘示依照本专利技术一优选实施例的一种非挥发性存储器的制造流程的俯视示意图，而图2A～2G绘示图1A～1G中沿A-A’线的制造流程剖面示意图。首先，请同时参照图1A及图2A，先提供基底100，此基底100例如是硅基底，且此基底100可至少划分出第一元件区102及第二元件区104。接着于基底100上形成第一底介电层112，此第一底介电层112全面性覆盖基底100的第一元件区102与第二元件区104，而此第一底介电层112的材料例如是氧化硅，且形成方式例如是采用热氧化法。接着，请同时参阅图1B及图2B，于第一底介电层112上形成一层图案化光掩模层114，其形成方法例如是利用光刻技术。接着，以图案化光掩模层114为掩模，移除位于第一元件区102上的第一底介电层112，而使基底100的第二元件区104上的第一底介电层112被保留下来。接着，请同时参阅图1C及图本文档来自技高网...

【技术保护点】
一种非挥发性存储器的制造方法，包括：提供一基底，该基底至少可分为一存储单元区及一周边电路区；于该存储单元区上形成一第一底介电层，并于该周边电路区上形成一第二底介电层，该第二底介电层的厚度大于该第一底介电层的厚度；于该基底上形成一电荷陷入层；　于该电荷陷入层上形成一顶介电层；于该顶介电层上形成一导体层；于该导体层上形成一图案化掩模层；以该图案化掩模层为掩模，移除部分该导体层、该顶介电层、该电荷陷入层、该第一底介电层、该第二底介电层，以于该存储单元区形成一第一栅极结构，于该周边电路区形成一第二栅极结构；以及于该第一栅极结构及该第二栅极结构两侧的该基底中分别形成一源极区／漏极区。

【技术特征摘要】
1.一种非挥发性存储器的制造方法，包括提供一基底，该基底至少可分为一存储单元区及一周边电路区；于该存储单元区上形成一第一底介电层，并于该周边电路区上形成一第二底介电层，该第二底介电层的厚度大于该第一底介电层的厚度；于该基底上形成一电荷陷入层；于该电荷陷入层上形成一顶介电层；于该顶介电层上形成一导体层；于该导体层上形成一图案化掩模层；以该图案化掩模层为掩模，移除部分该导体层、该顶介电层、该电荷陷入层、该第一底介电层、该第二底介电层，以于该存储单元区形成一第一栅极结构，于该周边电路区形成一第二栅极结构；以及于该第一栅极结构及该第二栅极结构两侧的该基底中分别形成一源极区/漏极区。2.如权利要求1所述的非挥发性存储器的制造方法，其中于该存储单元区上形成该第一底介电层，并于该周边电路区上形成该第二底介电层的步骤包括于该基底上形成一第三介电层；于该第三介电层上形成一第一图案化光掩模层；以该第一图案化光掩模层为掩模，移除位于该存储单元区上的该第三介电层；移除该第一图案化光掩模层；以及于该基底上形成该第一介电层，且该周边电路区的该第一介电层覆盖在该第三介电层之上而形成该第二介电层。3.如权利要求2所述的非挥发性存储器的制造方法，其中该第三介电层的形成方法包括热氧化法。4.如权利要求1所述的非挥发性存储器的制造方法，其中该第一底介电层、该第二底介电层与该顶介电层的材料包括氧化硅。5.如权利要求1所述的非挥发性存储器的制造方法，其中该电荷陷入层的材料包括氮化硅。6.如权利要求1所述的非挥发性存储器的制造方法，其中该导体层的材料包括掺杂多晶硅。7.如权利要求1所述的非挥发性存储器的制造方法，其中还包括于该第一栅极结构与该第二栅极结构之间形成一元件隔离结构。8.如权利要求1所述的非挥发性存储器的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该元件隔离结构的步骤包括以该图案化掩模层为掩模，移除部分该基底，以于该基底中形成一沟槽；于该沟槽中填入一绝缘层；以及移除该图案化掩模层与部分该绝缘层直到暴露出该导体层表面，以形成该元件隔离结构。9.如权利要求8所述的非挥发性...

【专利技术属性】
技术研发人员：朱建隆，庄仁吉，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]