一种非挥发性存储器及其运作方法技术

一种写入以及擦除一电可擦除且可程序只读记忆组件的方法，包含有一经由写入位线的价带至价带隧穿引发热电子写入以及一经由一擦除位线的福乐诺汉穿隧擦除。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种非挥发性记忆体以及其写入(program)与擦除(erase)的方法，尤指一种电可擦除且可程序只读记忆体(electrically erasableprogrammable read-only memory，EEPROM)以及其写入与擦除的方法。
技术介绍
电可擦除且可程序只读记忆体为非挥发性记忆体的一种，其结构与一般的可擦除且可程序只读存储器(EPROM)类似，也是具有一用来储存电荷(charge)的浮置闸极(floating gate)与一用来控制资料存取的控制闸极(control gate)。在数目庞大的记忆胞(memory cell)中，每一个记忆胞均包含浮置闸极用来储存代表信息的电荷。当记忆胞的浮置闸极被充电后，记忆胞的临界电压(threshold voltage，Vth)将会改变，以致于被充电的记忆胞在执行读取过程中被寻址时将不会导通，而此不导通的记忆胞将会被感测电路视为二进制数系统中的0或1的状态；而未被充电的记忆胞则相对会被视为1或0的状态。与可擦除且可程序只读存储器相较，电可擦除且可程序只读记忆体在进行资料清除与重新输入时，可以一个位一个位(bit by bit)的做，即具有业界所称可位寻址化(byte addressable)的优点，而不像可擦除且可程序只读存储器必须整个一起进行。若与在市场上快速成长的闪存(flash memory)相较，电可擦除且可程序只读记忆体仍然具有可以让资料局部修改的优点。因为闪存在进行记忆清除时，也是无法进行“一个位一个位”的工作，而是以“一块一块”(block byblock)的方式来进行。由于电可擦除且可程序只读记忆体所具有的可位寻址写入/擦除(byte program/erase)的特性，使它非常适合被应用于内建(embedded)的功能，如手机中的电话簿。此外，电可擦除且可程序只读记忆体产品一般而言高信赖度表现(high reliability performance)良好，更加强其在必需经历重复写入、读取与清除的应用领域的适用性。请参考图1，图1为一已知的电可擦除且可程序只读存储元件10的剖面图。如图1所示，已知电可擦除且可程序只读存储元件10设置于一半导体芯片11之上，且半导体芯片11包含有一P型硅基底12。电可擦除且可程序只读存储元件10包含有一记忆胞(memory cell)14，记忆胞14中又包含有一源极区域16、一汲极区域18设置于P型硅基底12的表面，以及一位于源极区域16与汲极区域18之间的信道区域22，且源极区域16与汲极区域18均为N型重掺杂区域(N-typeheavy doped regions)。记忆胞14另包含有一隧穿氧化层(tunnel oxidelayer)24设置于P型硅基底12的一上表面25，且隧穿氧化层24覆盖住信道区域22，一浮置闸极26设置于隧穿氧化层24的表面，一介电层28覆盖住浮置闸极26，以及一控制闸极32设置于介电层28以及隧穿氧化层24的表面。电可擦除且可程序只读存储元件10中另包含有一N型选择晶体管(selectgate transistor)34，N型选择晶体管34包含有一源极区域36、一汲极区域以及一闸极38，由于N型选择晶体管34的汲极区域与记忆胞14的源极区域16相重叠，故在此不做特别的标示，此外，N型选择晶体管34的一源极区域36被电连接至位线(bit line，BL)。当记忆胞14被选取(select)进行一写入操作(programming)时，一正高压电位(high positive potential，例如+12V)将会被施加于控制闸极32之上，并且N型选择晶体管34将会被开启(turned on)以将一施加于位线上的写入电位(program potential，例如-2.5V)传导至记忆胞14的源极区域16，同时电连接P型硅基底12的端子42为接地(ground)。此时，由于写入电位以及P型硅基底12的电位均明显低于施加于控制闸极32之上的正电位，高电位差(highpotential difference)于是存在，并产生一横跨隧穿氧化层24的电场(electric field)。因此，自源极区域16流向汲极区域18的电子，将会因为此电场的存在而获得动能(kinetic energy)，进而由福乐诺汉穿隧机制(Fowler-Nordheim tunneling mechanism，FN tunneling mechanism)改变加速方向穿越隧穿氧化层24，射入(inject into)浮置闸极26并陷于(trapped in)浮置闸极26之中，完成写入的操作，N型记忆胞14的临界电压并因而被提高。当记忆胞14被选取进行一擦除操作(erasing)时，一负高压的电位(例如-12V)将会被施加于控制闸极32之上，并且N型选择晶体管34将会被开启以将一施加于位线上的擦除电位(erase potential，例如+2.5V)传导至记忆胞14的源极区域16，同时，电连接至P型硅基底12的端子42为接地。由于擦除电位以及P型硅基底12的电位均明显高于施加于控制闸极32之上的电位，不仅记忆胞14的信道区域22不会被导通，高电位差于是存在，并产生一横跨隧穿氧化层24的电场(与写入时的电场方向相反)。此时，储存于浮置闸极26的电子朝信道区22的位置聚集，由于福乐诺汉穿隧机制，使浮置闸极26内的电子被吸出至信道区22，以完成擦除的操作。在已知技术中，不论是进行写入操作或是擦除操作时，均是利用福乐诺汉穿隧机制(Fowler-Nordheim mechanism)来对浮置闸极充电或放电。这样的方式，其实有其先天上的限制，即电子的福乐诺汉穿隧行为，在较低电位差所形成的电场的下，完全不可能发生。也就是说，必定要在存在一高电位差的前提的下，才会发生这样的行为，因此，写入以及擦除的速度都很慢。同时，已知技术中电子经由如图1所示的一隧穿窗(tunnel window)44来进出浮置闸极26，由于隧穿窗44内的隧穿氧化层24特别薄，有利于电子的隧穿以改善记忆体组件的表现，但是，却又遭遇到制造上的问题。如图1所示，已知技术的记忆胞14中，在制作隧穿窗44的前，会在靠近源极区域16以及汲极区域18的部分信道区域22内，分别制作一埋藏植入区域(buried implant region)46，且埋藏植入区域46为N型轻掺杂区域(N-typelightly doped regions)。制作埋藏植入区域46的目的在于提高隧穿速率，进而改善写入的速度，以及改善热电子的射入(hot electron injection)。由于隧穿窗44的位置必需位于埋藏植入区域46之内，因此，当进行对准时，十分的不容易。基于这样的考虑，隧穿窗44的大小不太可能缩小，以避免对不准(misalignment)的问题，但也因而造成记忆胞14缩小(shrinkage)时的阻碍。虽然在一些先前技术中，也曾经教导如何制作非常小尺寸的隧穿窗，但是这些方法的步骤都很繁琐，不但增加了制造的复杂度，也提高了产品的成本。因此，如何发展出一种新的电可擦除且可程序只读记忆体结构，其可以在较低的操作电压之下执行写入与擦除以加快操作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种写入以及擦除一电可擦除且可程序只读记忆组件的方法，包含有一经由写入位线的价带至价带隧穿引发热电子写入以及一经由一擦除位线的福乐诺汉穿隧擦除。2.如权利要求1所述的方法，其中该电可擦除且可程序只读存储元件包含一P型晶体管，该P型晶体管的一源极电连接至该写入位线；一N型晶体管，该N型晶体管的一源极电连接至该擦除位线；以及一双闸极P型晶体管，该双闸极P型晶体管的一汲极电连接至该P型晶体管的一汲极以及该N型晶体管的一汲极。3.如权利要求2所述的方法，其中该P型晶体管以及该N型晶体管均为选择晶体管。4.如权利要求2所述的方法，其中该双闸极P型晶体管为一电可擦除且可程序只读记忆胞。5.如权利要求2所述的方法，其中该价带至价带隧穿引发热电子写入包含有下列步骤将一第一正电位施加于该双闸极P型晶体管的控制闸之上；将一第一负电位施加于该P型晶体管的闸极之上以开启该P型晶体管；以及将一第二负电位施加于该写入位线之上以将该第二负电位传导至该双闸极P型晶体管的该汲极。6.如权利要求5所述的方法，其中该热电子经由价带至价带隧穿引发电子-电洞对而产生于该双闸极P型晶体管的该汲极的一接面(junction)。7.如权利要求2所述的方法，其中该福乐诺汉穿隧擦除包含有下列步骤将一第三负电位施加于该双闸极P型晶体管的一控制闸之上；将一第二正电位施加于该N型晶体管的闸极之上以开启该N型晶体管；以及将一第三正电位施加于该擦除位线之上以将该第三正电位传导至该双闸极P型晶体管的该汲极。8.如权利要求7所述的方法，其中该双闸极P型晶体管的该控制闸极以及该汲极的一电位差导致该福乐诺汉穿隧擦除。9.如权利要求2所述的方法，另包含有一读取方法，且该读取方法包含有下列步骤将一第四正电位施加于该双闸极P型晶体管的一源极线之上；以及将一低于该第四正电位的电位施加于该写入位线之上。10.一种利用价带至价带隧穿引发热电子写入以及福乐诺汉穿隧擦除的电可擦除且可程序只读记忆组件包含有一P型晶体管，该P型晶体管的一源极电连接至一写入位线；一N型晶体管，该N型晶体管的一源极电...

【专利技术属性】
技术研发人员：黄水钦，陈建宏，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：