非挥发性内存及其制造方法技术

一种非挥发性内存及其制造方法，其中：一选择闸（１４０）形成于一半导体上。一介电层（８１０，１０１０，１０３０）形成于该选择闸上。一浮置闸层（１６０）形成于该选择闸上。自该选择闸的至少一部分上移除该浮置闸。一介电层（１５１０）形成于该浮置闸层上，且一控制闸层（１７０）形成于此介电层上。该控制闸层具有一向上突出部于选择闸上。另一层（１７１０）形成于该控制闸层上，曝露出控制闸层的突出部。选择性蚀刻该控制闸层的曝露部分，直到控制闸层自该选择闸的至少一部分上移除。另一层（１９１０）形成于该控制闸层的曝露部分，其为热形成的二氧化硅。移除氮化硅层。对二氧化硅选择性地蚀刻该控制闸层、ＯＮＯ层及浮置闸层，以定义控制闸及浮置闸。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种含有非挥发性内存的集成电路及其制造方法。
技术介绍
本专利技术为2003年3月19日申请的第10/393,212号美国专利申请案的部分接续申请案，且其合并于此作为参考。图1显示一闪存单元的剖面图，其描述于2000年5月2日核准，Jenq的美国专利第6,057,575号。该存储单元形成于一半导体基板120及其上方，二氧化硅层130热形成于半导体基板120上，选择闸140形成于二氧化硅层130上，二氧化硅层150热形成于半导体基板120未被选择闸覆盖的一个区域上，ONO层154(二氧化硅层、氮化硅层及二氧化硅层的三明治夹层)形成于选择闸140上，浮置闸160形成于介电层150、154之上，浮置闸160的一部分覆盖于选择闸140上。ONO层164形成于浮置闸与选择闸上，控制闸170形成于ONO层164之上，控制闸覆盖于浮置闸160与选择闸140上。N+源极及漏极区域174、178形成于半导体基板120内。利用热电子注入法(hot electron injection)，由该存储单位的信道区域180(半导体基板120的一P型区域)至浮置闸160，来设定存储本文档来自技高网...

【技术保护点】
一种制造一集成电路的方法，该集成电路包含一非挥发性内存单元，其包含彼此相互绝缘的一第一导电闸、一第二导电闸及一导电浮置闸，该方法包括步骤：（ａ）形成该第一导电闸于一半导体基板上，及形成一介电质于该第一导电闸的一侧壁上，以使该第一导电闸与该浮置闸绝缘；（ｂ）形成一ＦＧ层于该第一导电闸上，其中该浮置闸包含该ＦＧ层的一部分；（ｃ）自该第一导电闸的至少一部分上移除该ＦＧ层；（ｄ）形成一第二导电闸层于该ＦＧ层上，以提供该第二导电闸的至少一部分，该第二导电闸具有突出于该第一导电闸上的一部分Ｐ１；（ｅ）形成一层Ｌ１于该第二导电闸层上，使该突出部分Ｐ１曝露而未被该层Ｌ１完全覆盖；（ｆ）对该层Ｌ１具选择性地移除...

【技术特征摘要】
US 2003-7-30 10/631,5521.一种制造一集成电路的方法，该集成电路包含一非挥发性内存单元，其包含彼此相互绝缘的一第一导电闸、一第二导电闸及一导电浮置闸，该方法包括步骤(a)形成该第一导电闸于一半导体基板上，及形成一介电质于该第一导电闸的一侧壁上，以使该第一导电闸与该浮置闸绝缘；(b)形成一FG层于该第一导电闸上，其中该浮置闸包含该FG层的一部分；(c)自该第一导电闸的至少一部分上移除该FG层；(d)形成一第二导电闸层于该FG层上，以提供该第二导电闸的至少一部分，该第二导电闸具有突出于该第一导电闸上的一部分P1；(e)形成一层L1于该第二导电闸层上，使该突出部分P1曝露而未被该层L1完全覆盖；(f)对该层L1具选择性地移除位于该部分P1的第二导电闸层，以自该第一导电闸的至少一部分上移除该第二导电闸层；(g)形成一层L2于毗连该第一导电闸的该第二导电闸层上；以及(h)对该层L2具选择性地移除至少部分该层L1、该第二导电闸层及该FG层。2.如权利要求1所述的方法，其特征在于，步骤(g)包含使该第二导电闸层与另一材料反应以形成该层L2。3.如权利要求2所述的方法，其特征在于，该反应步骤包含该第二导电闸层的氧化。4.如权利要求2所述的方法，其特征...

【专利技术属性】
技术研发人员：丁逸，
申请(专利权)人：台湾茂矽电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]