一种非挥发性存储单元制造技术

本发明专利技术提出一种非挥发性存储单元，包括：第一存储子单元和第二存储子单元，用于存储数据；放大单元，所述放大单元与所述第一存储子单元和第二存储子单元相连，包括首尾相接第一反相器和第二反相器，用于感应和放大读取电流；第一读取控制单元和第二读取控制单元，所述第一读取控制单元和第二读取控制单元与所述放大单元串接，用于控制将放大单元感应的读取数据输出到位线；以及均衡电路，所述均衡电路用于提供高电压的泄放通道。本发明专利技术提出一种将读取管和放大单元的连接方式由并行连接改为串行连接的结构的非挥发性存储单元，该结构的非挥发性存储单元能减少静态消耗的电流。

【技术实现步骤摘要】
一种非挥发性存储单元
本专利技术属于集成电路设计
，特别涉及一种非挥发性存储单元。
技术介绍
图1所示为已有的基于标准CMOS逻辑工艺的非挥发性存储单元结构示意图。利用一对容值一大一小的晶体管对控制读出管的阈值电压大小来达到数据存储的目的。以写入数据“1”为例，在Vp端加高编程电平7.9V，在VN端加低电平0V，此时由电容分压原理，浮空节点的电压值约为7.5V，此时电容接法的Ct管将由于栅衬底间的高电压而产生FN隧穿效应，电子流入FG节点，从而读出管Mread的阈值电压绝对值减小，并且该点电荷在编程结束后仍然可以得到持续保存。写入数据“0”时，在VN端加高编程电平7.9V，在Vp端加低电平0V，其过程与写“1”相反，结果导致Mread阈值电压绝对值增大。利用后端的读取电路放大流过Mread电流的变化从而可以快速读取出存储单元所记录的数据。图2所示为已有的基于标准CMOS逻辑工艺的非挥发性存储单元设计电路图。系统采用了一对互偶的存储元件，采用锁存式的差分读取电路实现小信号电流的数据放大。由于Mread管和Mreadn管的阈值电压不同，接入电路产生的电流大小也会不同，导致读出电路左路和右路最终形成一低一高的稳态电压，从而能够在读出允许时输出到一组位线上被后端放大电路读出。由于Mread管和Mreadn管和下面的放大单元采用并联连接，当读取电路到达稳态时仍然会有一条直流通路产生静态电流，从而产生静态功耗。以稳态时Nc节点为“1”电位为例，此时Ncn为“0”电位，MNn导通，所以会产生从Vdd流经Mreaadn,MNn,MRC的静态电流，产生静态功耗。对于编程单元，加载到隧穿管两端的电压能达到7.5V左右，利用高压形成隧穿电流从而在浮空栅上积累电荷，从而改变读取管的阈值电压，能够有效的实现编程操作，该结构后端的均衡电路仅提供高电压的泄放通道，而对于处在同一位线上的非编程单元。均衡电路采用一般的均衡电路结构,能够将互偶的Vp和VN节点间的电压差缩小至4.5V左右，从而大大降低了加载隧穿管Ct上的电压，抑制了FN隧穿电流，防止高压对数据的破坏。针对上述
技术介绍
中提到的结构的非挥发性存储单元的读取管和放大单元采用并行连接，由于电流支路无法关闭，读取时静态的电流一直存在，因此读取电流较大。这对于一些有着低功耗要求的无线通讯，如RFID等应用来说显得偏大，特别是为了扩展接收距离，每比特数据消耗的电荷量需要尽可能地减少。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本专利技术的一个目的在于提出一种具有较小静态电流的非挥发性存储单元。根据本专利技术实施例的非挥发性存储单元，包括：第一存储子单元和第二存储子单元，用于存储数据；放大单元，所述放大单元与所述第一存储子单元和第二存储子单元相连，包括首尾相接第一反相器和第二反相器，用于感应和放大读取电流；第一读取控制单元和第二读取控制单元，所述第一读取控制单元和第二读取控制单元与所述放大单元串接，用于控制将放大单元感应的读取数据输出到位线；以及均衡电路，所述均衡电路用于提供高电压的泄放通道。在本专利技术的另一个实施例中，还包括：多个放电管，所述放电管的源极接地，用于读取操作的初期，泄放放电管漏极的电压，防止由于所述放电管漏极连接的对偶节点电压的不同而导致读取数据的错误。本专利技术提出一种将读取管和放大单元的连接方式由并行连接改为串行连接的结构的非挥发性存储单元，该结构的非挥发性存储单元能减少静态消耗的电流。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1为已有的基于标准CMOS逻辑工艺的非挥发性存储单元结构示意图；图2为已有的基于标准CMOS逻辑工艺的非挥发性存储单元设计电路图；图3为本专利技术提出的基于标准CMOS逻辑工艺的非挥发性存储单元设计电路图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。本专利技术实施例的非挥发性存储单元，包括：第一存储子单元和第二存储子单元，用于存储数据；放大单元，所述放大单元与所述第一存储子单元和第二存储子单元相连，包括首尾相接第一反相器和第二反相器，用于感应和放大读取电流；第一读取控制单元和第二读取控制单元，所述第一读取控制单元和第二读取控制单元与所述放大单元串接，用于控制将放大单元感应的读取数据输出到位线；以及均衡电路，所述均衡电路用于提供高电压的泄放通道。在本专利技术的另一个实施例中，还包括：多个放电管，所述放电管的源极接地，用于读取操作的初期，泄放放电管漏极的电压，防止由于所述放电管漏极连接的对偶节点电压的不同而导致读取数据的错误。为使本领域技术人员更好地理解本专利技术，现结合图3再详细叙述本专利技术的实施例。如图3所示，本专利技术的非挥发性存储器中Cc、Ct、Mread和Ccn、Ctn、Mreadn分别构成两个存储单元，其浮栅节点分别为FG、FGn。Cc的负极与Ctn的负极连接在一起，形成内部高压输入端VP；Ct的负极与Ccn的负极连接在一起，形成内部高压输入端VN。由M3、M4组成的反相器和M3n和M4n构成反相器首尾相接，形成双稳态结构的放大单元。读取管M本文档来自技高网...

【技术保护点】
一种非挥发性存储单元，其特征在于，包括：第一存储子单元和第二存储子单元，用于存储数据；放大单元，所述放大单元与所述第一存储子单元和第二存储子单元相连，包括首尾相接第一反相器和第二反相器，用于感应和放大读取电流。第一读取控制单元和第二读取控制单元，所述第一读取控制单元和第二读取控制单元与所述放大单元串接，用于控制将放大单元感应的读取数据输出到位线；以及均衡电路，所述均衡电路用于提供高电压的泄放通道。

【技术特征摘要】
1.一种非挥发性存储单元，其特征在于，包括：第一存储子单元和第二存储子单元，用于存储数据，其中，所述第一存储子单元具有第一读取晶体管(Mread)，所述第二存储子单元具有第二读取晶体管(Mreadn)；放大单元，所述放大单元与所述第一存储子单元和第二存储子单元相连，包括首尾相接第一反相器和第二反相器，用于感应和放大读取电流，其中，所述第一读取晶体管(Mread)和所述第二读取晶体管(Mreadn)分别与所述放大单元串行连接；第一读取控制单元和第二读取控制单元，所述第一读取控制单元和第二读取控制单元与所述放大单元串接，用于控制将放大单元感应的读取数据输出到位线，其中，所述第一读取控制单元具有第一传输晶体管(M5)与第一放大晶体管(M6)，所述第二读取控制单元具有第二传输晶体管(M5n)与第二放大晶体管(M6n)，并且非挥发性存储单元具有第一内部数据输出端(Data)、第二内...

【专利技术属性】
技术研发人员：潘立阳，伍冬，王立业，彭亚锐，李树龙，
申请(专利权)人：清华大学，
类型：发明
国别省市：