包括虚设存储单元的半导体存储器件及其操作方法技术

一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法包括：通过将第一编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第一子编程操作；以及通过将比第一编程脉冲大的第二编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第二子编程操作，其中，每当第一编程脉冲中的每个被施加至选中正常字线时，以与选中正常字线相同的方式来偏置虚设字线中的至少一个。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年5月15日提交给韩国知识产权局的申请号为10-2015-0068059的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体涉及一种电子器件，更具体地，涉及一种包括虚设存储单元的半导体存储器件及其操作方法。
技术介绍
半导体存储器件由诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体材料制成。半导体存储器件被分类为易失性存储器件和非易失性存储器件。易失性存储器件在掉电时丢失储存的数据。易失性存储器件的示例包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器件不管上电/掉电状态如何都保持储存的数据。非易失性存储器件的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。快闪存储器被分类为或非(NOR)型存储器和与非(NAND)型存储器。
技术实现思路
各种实施例涉及一种具有改进性能的半导体存储器件及其操作方法。根据实施例的一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法可以包括：通过将第一编程脉冲顺序地施加至正常字线之中的选中正常字线来对选中正常存储单元执行第一子编程操作；以及通过将比第一编程脉冲大的第二编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第二子编程操作，其中，每当第一编程脉冲中的每个被施加至选中正常字线时，以与选中正常字线相同的方式来偏置虚设字线中的至少一个。每当第二编程脉冲中的每个被施加至选中正常字线时，可以将虚设字线中的所述至少一个偏置为比第二编程脉冲低的编程通过脉冲。每当第二编程脉冲中的每个被施加至选中正常字线时，可以将正常字线之中的未选中正常字线偏置为编程通过脉冲。每当第一编程脉冲中的每个被施加至选中正常字线时，可以将正常字线之中的未选中正常字线偏置为比第一编程脉冲低的编程通过脉冲。根据另一个实施例的一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法可以包括：将第一编程脉冲共同地施加至正常字线之中的选中正常字线和虚设字线，直到选中正常存储单元对应于第一编程通过为止；以及将第二编程脉冲施加至选中正常字线，直到选中正常存储单元对应于第二编程通过为止，其中，使用子验证电压来判断选中正常存储单元是否对应于第一编程通过，以及使用比子验证电压大的目标验证电压来判断选中正常存储单元是否对应于第二编程通过。根据另一个实施例的一种半导体存储器件可以包括：存储单元阵列，存储单元阵列包括耦接至虚设字线的虚设存储单元以及耦接至正常字线的正常存储单元；以及外围电路，在编程操作期间，外围电路通过将第一编程脉冲施加至正常字线之中的选中正常字线来对选中正常存储单元执行第一子编程，以及通过将第二编程脉冲施加至选中正常字线来对选中正常存储单元执行第二子编程，其中，在第一子编程的每个第一子编程期间，外围电路以与选中正常字线相同的方式来控制虚设字线之中的选中虚设字线的电压。附图说明图1是图示根据实施例的半导体存储器件的框图；图2是图示图1中所示的存储单元的实施例的框图；图3是图示图2中所示的存储块中的一个的电路图；图4是图示图2中所示的存储块中的一个的另一个实施例的电路图；图5是图示图1中所示的页缓冲器中的一个的框图；图6是图示根据实施例的半导体存储器件的编程操作的方法的流程图；图7是详细地图示图6中所示的编程操作的方法的流程图；图8是图示图1中所示的控制逻辑的一个实施例的框图；图9是图示在第一子编程操作和第二子编程操作期间被施加至选中正常字线、未选
中正常字线和选中虚设字线的电压的时序图；图10是示出在第一子编程操作期间被施加至正常字线和虚设字线的电压的表；图11是示出在第二子编程操作期间被施加至正常字线和虚设字线的电压的表；图12是示出在第一子编程操作期间被施加至正常字线和虚设字线的电压的另一个实施例的表；图13是图示包括图1中所示的存储系统的存储系统的框图；图14是图示图13中所示的存储系统的应用示例的框图；以及图15是图示包括参照图14描述的存储系统的计算系统的框图。图16是图示包括图1中所示的半导体存储器件的存储系统的框图。图17是图示图16中所示的存储系统的应用示例的框图。图18是图示具有以上参照图17描述的存储系统的计算系统的框图。具体实施方式在下文中，将参照附图详细描述实施例的各种示例。提供附图以允许本领域技术人员理解本专利技术的实施例的范围。然而，本专利技术可以以不同的形式来实施并且不应当被解释为局限于阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底和完整的。另外，实施例被提供以将本专利技术的范围充分地传达给本领域技术人员。此外，“连接/耦接”代表一个组件直接电耦接至另一个组件或者通过另一个组件间接地电耦接。只要在句子中没有明确地提及，单数形式就可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”代表存在或已经添加一个或更多个组件、步骤、操作和元件。图1是图示根据实施例的半导体存储器件50的框图。参照图1，半导体存储器件50可以包括存储单元阵列100和外围电路110。存储单元阵列100可以包括多个存储块BLK1至BLKz。存储块BLK1至BLKz可以通过行线RL耦接至地址解码器120，且存储块BLK1至BLKz可以通过位线BL1至BLm耦接至读写电路140。存储块BLK1至BLKz中的每个可以包括多个存储单元。根据实施例，多个存储单元可以是非易失性存储单元。外围电路110可以包括地址解码器120、电压发生器130、读写电路140、数据输入/输出电路150、控制逻辑160和检测器170。地址解码器120可以通过行线RL耦接至存储单元阵列100。行线RL可以包括漏极选择线、正常字线、虚设字线、源极选择线和公共源极线。根据实施例，行线RL还可以包括管线(pipe line)。地址解码器120可以被配置为响应于控制逻辑160的控制来操作行线RL。地址解码器120可以从控制逻辑160接收地址ADDR。在编程操作期间，地址ADDR可以包括块地址和行地址。地址解码器120可以被配置为对来自接收到的地址ADDR的块地址解码。地址解码器120可以响应于解码的块地址来选择一个存储块。地址解码器120还可以被配置为对来自接收到的地址ADDR的行地址解码。地址解码器120可以响应于解码的行地址来选择选中存储块的漏极选择线中的一个，以及选择选中存储块的多个正常字线(其可以被划分为第一正常字线和第二正常字线)中的一个。因此，与单个页相对应的正常存储单元可以被选中。根据实施例，地址解码器120可以包括块解码器、行解码器和地址缓冲器。电压发生器130可以响应于控制逻辑160来操作。电压发生器130可以通过使用被提供给半导体存储器件50的外部电源电压来产生内部电源电压。例如，电压发生器130可以调节外部电源电压以产生内部电源电压。产生的内部电源电压可以被提本文档来自技高网...

【技术保护点】
一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法包括：通过将第一编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第一子编程操作；以及通过将比第一编程脉冲大的第二编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第二子编程操作，其中，每当第一编程脉冲中的每个第一编程脉冲被施加至选中正常字线时，以与选中正常字线相同的方式来偏置虚设字线中的至少一个虚设字线。

【技术特征摘要】
2015.05.15 KR 10-2015-00680591.一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法包括：通过将第一编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第一子编程操作；以及通过将比第一编程脉冲大的第二编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第二子编程操作，其中，每当第一编程脉冲中的每个第一编程脉冲被施加至选中正常字线时，以与选中正常字线相同的方式来偏置虚设字线中的至少一个虚设字线。2.如权利要求1所述的方法，其中，每当第二编程脉冲中的每个第二编程脉冲被施加至选中正常字线时，将虚设字线中的所述至少一个虚设字线偏置为比第二编程脉冲低的编程通过脉冲。3.如权利要求2所述的方法，其中，每当第二编程脉冲中的每个第二编程脉冲被施加至选中正常字线时，将未选中正常字线偏置为所述编程通过脉冲。4.如权利要求1所述的方法，其中，每当第一编程脉冲中的每个第一编程脉冲被施加至选中正常字线时，将未选中正常字线偏置为比第一编程脉冲低的编程通过脉冲。5.如权利要求1所述的方法，其中，虚设字线中的所述至少一个虚设字线邻近于选中正常字线。6.如权利要求1所述的方法，其中，选中正常字线邻近于正常字线中的至少一个正常字线。7.如权利要求1所述的方法，其中，通过第一阶跃电压来逐渐增大第一编程脉冲，第二编程脉冲之中的最低编程脉冲比第一编程脉冲之中的最高编程脉冲大第二阶跃电压，以及第二阶跃电压低于第一阶跃电压。8.如权利要求7所述的方法，其中，通过第一阶跃电压来逐渐增大第二编程脉冲。9.如权利要求1所述的方法，其中，执行第一子编程操作包括：将第一编程脉冲中的一个第一编程脉冲施加至选中正常字线以执行第一子编程操作；通过将子验证电压施加至选中正常字线来对选中正常存储单元执行第一编程验证来判断选中正常存储单元是否对应于编程通过；以及重复第一子编程和第一编程验证，直到选中正常存储单元对应于编程通过为止。10.如权利要求9所述的方法，其中，执行第二子编程操作包括：将第二编程脉冲中的一个第二编程脉冲施加至选中正常字线；通过将目标验证电压施加至选中正常字线来对选中正常存储单元执行第二编程验证来判断选中正常存储单元是否对应于编程通过；以及重复第二子编程和第二编程验证，直到选中正常存储单元对应于编程通过为止，其中，子验证电压低于目标验证电压。11.如权利要求1所述的方法，其中，所述多个单元串中的每个单元串包括：虚设存储单元，耦接至虚设字线；正常存储单元，耦接至正常字线；以及漏极选择晶体管，耦接在虚设存储单元与位线之间，其中，漏极选择晶体管、虚设存储单元和正常存储单元串联耦接。12.如权利要求1所述的方法，其中，所述多个单元串中...

【专利技术属性】
技术研发人员：朴景真，裴成镐，韩柄日，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR