【技术实现步骤摘要】
二极管结构及其制造方法
本公开涉及一种二极管结构,特别涉及一种沟渠混合式PIN萧特基二极管结构及其制造方法。
技术介绍
二极管为电路系统中常见的零组件之一,并广泛地应用于各式产品设备中。而因应不同的应用,二极管结构可以有不同的变化。例如PIN二极管与萧特基二极管均可作为功率二极管的应用。其中PIN二极管具有高击穿电压以及低反向电流,但PIN二极管的开关速度慢。另一方面萧特基二极管的开关速度快且具有低导通压降以及高正向导通电流,但萧特基二极管的漏电特性差。因此,遂有将PIN二极管与萧特基二极管整合于一二极管结构中,构成一混合式PIN萧特基二极管(MergedPINSchottkydiode),以达到最佳的开关特性。而市场上整合有PIN二极管与萧特基二极管的混合式PIN萧特基二极管,其结构堆叠复杂,整体体积趋大,不利结构微型化,且其漏电特性无法符合高频应用需求。有鉴于此,实有必要在提供一种沟渠混合式PIN萧特基二极管结构(TrenchMergedPINSchottkydiode)及其制造方法,以解决前述问题,同时简化整体结构,提升工艺精确度,达到优化二极管特性的目的。
技术实现思路
本公开的目的在于提供一种二极管结构及其制造方法。利用沟渠结构架构的沟渠混合式PIN萧特基二极管结构(TrenchMergedPINSchottkydiode),有利于缩小整体结构尺寸,同时优化二极管结构的特性。使二极管结构可提升单元密度、缩小骤回崩溃(snapback)的问题,并符合高电压应用需求,达到恢复时间快( ...
【技术保护点】
1.一种二极管结构,包括:/n一第一金属层;/n一第一型的导电性半导体层,形成于该第一金属层之上;/n一第二型的导电性半导体层,形成于该第一型的导电性半导体层之上,其中该第一型的导电性半导体层与该第二型的导电性半导体层具有相反的导电性,且于该第一型的导电性半导体层与该第二型的导电性半导体层之间形成一PN接面;/n至少一沟渠部,穿设于该第二型的导电性半导体层与该第一型的导电性半导体层,与该第一型的导电性半导体层形成一第一接触面,且与该第二型的导电性半导体层形成一第二接触面;以及/n一第二金属层,形成于该第二型的导电性半导体层与该至少一沟渠部之上。/n
【技术特征摘要】
1.一种二极管结构,包括:
一第一金属层;
一第一型的导电性半导体层,形成于该第一金属层之上;
一第二型的导电性半导体层,形成于该第一型的导电性半导体层之上,其中该第一型的导电性半导体层与该第二型的导电性半导体层具有相反的导电性,且于该第一型的导电性半导体层与该第二型的导电性半导体层之间形成一PN接面;
至少一沟渠部,穿设于该第二型的导电性半导体层与该第一型的导电性半导体层,与该第一型的导电性半导体层形成一第一接触面,且与该第二型的导电性半导体层形成一第二接触面;以及
一第二金属层,形成于该第二型的导电性半导体层与该至少一沟渠部之上。
2.如权利要求1所述的二极管结构,其中该沟渠部由一多晶硅材料层所构成,且该多晶硅材料层与该第一型的导电性半导体层以及该第二型的导电性半导体层之间还设置有一氧化层。
3.如权利要求1所述的二极管结构,其中该沟渠部由一导电材料层所构成,且该导电材料层与该第一型的导电性半导体层以及该第二型的导电性半导体层之间还设置有一氧化层。
4.如权利要求1所述的二极管结构,其中该第一型的导电性半导体层为一N型的导电性半导体层,该第二型的导电性半导体层为一P+型的导电性半导体层。
5.如权利要求1所述的二极管结构,其中该第一接触面的面积小于该第二接触面的面积。
6.如权利要求1所述的二极管结构,其中该第二型的导电性半导体层还自该至少一沟渠部的侧壁向该至少一沟渠部的底部延伸。
7.如权利要求1所述的二极管结构,其中该第一金属层为一阴极电极,该第二金属层为一阳极电极。
8.如权利要求1所述的二极管结构,其中该第一金属层与该第一型的导电性半导体层之间还包括一第一型掺杂的导电性半导体层。
9.如权利要求1所述的二极管结构,其中该至少一沟渠部还围设形成至少一半导体单元结构区。
10.一种二体极结构的制造方法,包括步骤:
(a)提供一基板,该基板包括一第一金属层与一第一型的导电性半导体层,其中该第一型的导电性半导体层形成于该第一金属层之上;
(b)形成至少一沟渠,自该第一型的...
【专利技术属性】
技术研发人员:翁宏达,邱云贵,朱建仲,
申请(专利权)人:台湾茂矽电子股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。