瞬态电压抑制二极管结构及其制造方法技术

本发明专利技术提供一种瞬态电压抑制二极管结构及其制造方法。瞬态电压抑制二极管结构包括基板、N-型外延层，第一金属层、第一N+型注入层、深层N+型注入层以及多个多晶柱。N-型外延层设置于基板上，第一金属层设置于N-型外延层上，且组配形成工作电压端，第一N+型注入层于空间上对应于工作电压端，嵌设于N-型外延层，且组配连接至工作电压端，深层N+型注入层于空间上对应于工作电压端，嵌设于N-型外延层，且与第一N+型注入层之间具有一间隔距离。多个多晶柱嵌设于N-型外延层，且贯穿第一N+型注入层，多晶柱连接于第一金属层的工作电压端与深层N+型注入层之间。型注入层之间。型注入层之间。

【技术实现步骤摘要】
瞬态电压抑制二极管结构及其制造方法


[0001]本专利技术涉及一种二极管结构，尤其涉及一种瞬态电压抑制二极管结构及其制造方法。

技术介绍

[0002]瞬态电压抑制二极管也称为TVS二极管(transient-voltage-suppression(TVS)diode)，是一种保护用的电子零件，可以保护电器设备不受导线引入的电压尖峰破坏。近年來，随着电子系统发展越来越精致的趋势之下，对于TVS组件的需求就越來越迫切。
[0003]传统的TVS组件是以齐纳二极管(Zener diode)来担任组件击穿后引导电流，使其不至于流入被保护电路。齐纳二极管具有漏电流大、接面电容大等特性，其中而应用于TVS组件中的齐纳二极管系趋向于低电压应用发展。
[0004]图1公开公知的瞬态电压抑制二极管结构的截面图。其以齐纳二极管作为瞬态电压抑制二极管组件的保护机制。如图所示，TVS组件1的结构依序堆栈有连接接地端GND的底部金属层11、P+型基层12、N型外延层13、N+型埋入层14、N-型外延层15、电介质层(interlayer dielectric,ILD)16、顶部金属层17以及保护层(passivation layer)18。其中顶部金属层17组配形成有输入输出端I/O以及工作电压端Vcc。输入输出端I/O下则对应设置有N+型注入层20及P+型注入层21，嵌设于N-型外延层15，且连接至输入输出端I/O。工作电压端Vcc下对应设置有N+型注入层22以及深层N+型注入层23，嵌设于N-型外延层15内，且通过氧化绝缘部19隔离。值得注意的是，在公知TVS组件1的结构中，工作电压端Vcc的电压与P+型基层12以及N型外延层13所架构的齐纳二极管相关。然而当N-型外延层15的厚度很厚时，通过一般的掺杂(doping)及驱入(drive-in)程序，并不易增加N+型注入层22以及深层N+型注入层23在N-型外延层15内的浓度，以获取低击穿电压的齐纳二极管结构。
[0005]有鉴于此，实有必要在提供一种瞬态电压抑制二极管结构及其制造方法，以解决前述问题，并获取低击穿电压的齐纳二极管结构。

技术实现思路

[0006]本专利技术的目的在于提供一种瞬态电压抑制二极管结构及其制造方法。通过多个多晶柱结构的导入，解决瞬态电压抑制二极管结构在一般掺杂及驱入程序中，浓度不易控制及增加的问题。多晶柱结构可进一步降低深层注入的距离，避免驱入后浓度减少的问题，有效降低工艺的难度。此外，多晶柱结构更可降低例如N-型外延层的寄生电阻，进一步提升瞬态电压抑制二极管结构的性能。
[0007]为达前述目的，本专利技术提供一种瞬态电压抑制二极管结构。其包括基板、至少一N-型外延层，第一金属层、第一N+型注入层、深层N+型注入层以及多个多晶柱。至少一N-型外延层设置于基板上。第一金属层设置于至少一N-型外延层上，且组配形成一工作电压端。第一N+型注入层于空间上对应于工作电压端，嵌设于至少一N-型外延层，且组配连接至第一金属层的工作电压端。深层N+型注入层于空间上对应于工作电压端，嵌设于至少一N-型外
延层，且与第一N+型注入层之间具有一间隔距离。多个多晶柱于空间上对应于工作电压端，嵌设于至少一N-型外延层，且贯穿第一N+型注入层，其中每一多晶柱具有彼此相对的一第一端以及一第二端，第一端接触连接至第一金属层的工作电压端，第二端至少部分贯穿深层N+型注入层，且接触连接至深层N+型注入层。
[0008]于一实施例中，基板包括一P+型基层，以及一N型外延层，设置于P+型基层上，且连接至至少一N-型外延层。
[0009]于一实施例中，基板还包括一第二金属层，连接至P+型基层，与第一金属层彼此相反，且组配形成一接地端。
[0010]于一实施例中，瞬态电压抑制二极管结构还包括一电介质层，设置于至少一N-型外延层与第一金属层之间。
[0011]于一实施例中，第一金属层还组配形成一输入输出端，瞬态电压抑制二极管结构还包括一第二N+型注入层以及一P+型注入层，分别嵌设于至少一N-型外延层，其中第一金属层的输入输出端穿过电介质层分别连接至第二N+型注入层以及P+型注入层。
[0012]于一实施例中，瞬态电压抑制二极管结构还包括一N+型埋入层，设置于N型外延层以及至少一N-型外延层之间，且N+型埋入层于空间上对应于P+型注入层以及多个多晶柱。
[0013]于一实施例中，瞬态电压抑制二极管结构还包括一保护层，设置于第一金属层上，且部分暴露第一金属层，以分别定义工作电压端以及输入输出端。
[0014]于一实施例中，第二N+型注入层以及P+型注入层之间更设置有至少一氧化绝缘部，至少一氧化绝缘部贯穿至少一N-型外延层、N型外延层以及部分的P+型基层。
[0015]为达前述目的，本专利技术另提供一种瞬态电压抑制二极管结构的制造方法，其包括步骤：(a)提供一基板；(b)形成至少一N-型外延层，设置于基板上；(c)形成一第一N+型注入层，嵌设于至少一N-型外延层；(d)部分蚀刻至少一N-型外延层以及第一N+型注入层，以形成多个柱形沟，贯穿第一N+型注入层以及部分的至少一N-型外延层；(e)形成一深层N+型注入层，嵌设于至少一N-型外延层，且与第一N+型注入层之间具有一间隔距离；(f)以一多晶硅材料填入多个柱形沟，以形成多个多晶柱，嵌设于至少一N-型外延层，且贯穿第一N+型注入层；以及(g)形成一第一金属层，设置于至少一N-型外延层上，其中第一金属层于空间上对应第一N+型注入层、多个多晶柱以及深层N+型注入层之处组配形成一工作电压端，其中每一多晶柱具有彼此相对的一第一端以及一第二端，第一端接触连接至第一金属层的工作电压端，第二端至少部分贯穿深层N+型注入层，且接触连接至深层N+型注入层。
[0016]于一实施例中，步骤(b)还包括步骤(b0)形成一N+型埋入层，其中N+型埋入层设置于基板与至少一N-型外延层之间。
[0017]于一实施例中，步骤(c)还包括步骤(c0)形成一第二N+型注入层以及一P+型注入层，嵌设于至少一N-型外延层，其中第一金属层于空间对应第二N+型注入层以及P+型注入层之处组配形成一输入输出端，其中第一金属层的输入输出端穿过一电介质层分别连接至第二N+型注入层以及P+型注入层。
[0018]于一实施例中，瞬态电压抑制二极管结构的制造方法还包括步骤(h)形成一保护层，设置于第一金属层上，且部分暴露第一金属层，以分别定义工作电压端以及输入输出端。
[0019]于一实施例中，基板包括一P+型基层以及一N型外延层，且N型外延层设置于P+型
基层上，且至少一N-型外延层形成于N型外延层上。
[0020]于一实施例中，步骤(d)还包括步骤(d0)部分蚀刻至少一N-型外延层以及基板，并填覆一氧化物，以形成至少一氧化绝缘部，其中至少一氧化绝缘部贯穿至少一N-型外延层、N型外延层以及部分的P+型基层。
[0021]于一实施例中，步骤(d)还包括步骤(d1)形成一电介质层，设置于至少一N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种瞬态电压抑制二极管结构，包括：一基板；至少一N-型外延层，设置于该基板上；一第一金属层，设置于该至少一N-型外延层上，且组配形成一工作电压端；一第一N+型注入层，于空间上对应于该工作电压端，嵌设于该至少一N-型外延层，且组配连接至该第一金属层的该工作电压端；一深层N+型注入层，于空间上对应于该工作电压端，嵌设于该至少一N-型外延层，且与该第一N+型注入层之间具有一间隔距离；以及多个多晶柱，于空间上对应于该工作电压端，嵌设于该至少一N-型外延层，且贯穿该第一N+型注入层，其中每一该多晶柱具有彼此相对的一第一端以及一第二端，该第一端接触连接至该第一金属层的该工作电压端，该第二端至少部分贯穿该深层N+型注入层，且接触连接至该深层N+型注入层。2.如权利要求1所述的瞬态电压抑制二极管结构，其中该基板包括：一P+型基层，以及一N型外延层，设置于该P+型基层上，且连接至该至少一N-型外延层。3.如权利要求2所述的瞬态电压抑制二极管结构，其中该基板还包括一第二金属层，连接至该P+型基层，与该第一金属层彼此相反，且组配形成一接地端。4.如权利要求2所述的瞬态电压抑制二极管结构，还包括一电介质层，设置于该至少一N-型外延层与该第一金属层之间。5.如权利要求4所述的瞬态电压抑制二极管结构，其中该第一金属层还组配形成一输入输出端，该瞬态电压抑制二极管结构还包括一第二N+型注入层以及一P+型注入层，分别嵌设于该至少一N-型外延层，其中该第一金属层的该输入输出端穿过该电介质层分别连接至该第二N+型注入层以及该P+型注入层。6.如权利要求5所述的瞬态电压抑制二极管结构，还包括一N+型埋入层，设置于该N型外延层以及该至少一N-型外延层之间，且该N+型埋入层于空间上对应于该P+型注入层以及该多个多晶柱。7.如权利要求5所述的瞬态电压抑制二极管结构，还包括一保护层，设置于该第一金属层上，且部分暴露该第一金属层，以分别定义该工作电压端以及该输入输出端。8.如权利要求5所述的瞬态电压抑制二极管结构，其中该第二N+型注入层以及该P+型注入层之间更设置有至少一氧化绝缘部，该至少一氧化绝缘部贯穿该至少一N-型外延层、该N型外延层以及部分的该P+型基层。9.一种瞬态电压抑制二极管结构的制造方法，包括步骤：(a)提供一基板；(b)形成至少一N-型外延层，设置于该基板上；(c)形成一第一N+型注入层，嵌设于该至少一N-型外延层；(d)部分蚀刻该至少一N-型外延层以及该第一N+型注入层，以...

【专利技术属性】
技术研发人员：罗琇方，张育瑄，
申请(专利权)人：台湾茂矽电子股份有限公司，
类型：发明
国别省市：