ＮＡＮＤ闪存器件及其制造方法技术

一种ＮＡＮＤ闪存器件，包括半导体衬底、字线、第一和第二选择线、隧道绝缘层和选择栅绝缘层。半导体衬底包括存储晶体管区和选择晶体管区。字线排列在半导体衬底的存储晶体管区，以及选择线排列在半导体衬底的选择晶体管区。隧道绝缘层插入字线和半导体衬底之间，以及选择栅绝缘层插入选择线和半导体衬底之间，并具有比隧道氧化物层更薄的厚度。同样，选择栅绝缘层在其中心区域具有比其边缘部分更薄的厚度。

【技术实现步骤摘要】

本公开涉及半导体器件及其制造方法，更具体，设计与非(NAND)闪存器件及其制造方法。
技术介绍
闪存器件是一种非易失性存储器件，其保持所存储的信息而不论是否向器件供电。与作为另一种非易失性存储器件的只读存储器(ROM)不同，闪存器件具有迅速并容易地电改变所存储的信息的特性。基于存储单元连接到位线和接地电极的结构，闪存器件可以分类为例如NOR型闪存器件和NAND型闪存器件。例如，NOR型闪存器件(称为NOR闪存)具有其中在位线和接地电极之间存储单元平行地彼此连接的结构，获得快速的随机存取。因此，NOR闪存广泛用于例如基本输入输出系统(BIOS)、蜂窝电话、以及个人数字助理(PDA)。另一方面，NAND型闪存器件(称为NAND闪存)具有其中在位线和接地电极之间串联存储单元的结构(参照图1)。例如，NAND闪存的单元阵列100包括多个单元行(string)10，以及每个单元行10包括多个串联的存储单元。这样，在单元行10的两端布置由接地选择线GSL连接的接地选择晶体管和由行选择线SSL连接的行选择晶体管，以控制存储单元和位线40/接地电极45之间的电连接。在可得的半导体器件中NAND闪存器件具有最高的集成度，由于其串联特性。同样，由于NAND闪存器件使用同时改变存储在多个存储单元中的信息的操作方法，NAND闪存器件的信息更新速度比NOR闪存器件的要显著地高。使用这种高集成度和迅速的更新速度，NAND闪存器件广泛用于需要大容量存储的便携式电子产品，例如数字照相机和MP3播放器。此外，期望NAND闪存产品的市场将更加扩张，由于对于便携式电子产品的迅速增长的需求。如本领域所公知，NAND闪存器件使用Fowler-Nordheim隧穿更新存储在所选择的存储单元中的信息，并且在包括多个上述存储单元的分页(page)或块上同时执行该信息更新操作(例如，编程和擦除操作)。这样，分页单元的编程操作可导致困难在于可编程位于沿着所选择字线WL的未选存储单元(特别地，相邻于所选择存储单元的存储单元)。未选择存储单元的该疏忽编程通常称为“编程干扰”。为了防止这种编程干扰，使用自放大(boosting)方法执行NAND闪存的编程操作，这在名为“METHOD OF PROGRAMMING FLASHEEPROM INTEGRATED CIRCUIT MEMORY DEVICES TO PREVENTINADVERTENT PROGRAMMING OF NONDESIGNATED NANDCELLS THEREIN”的美国专利No.5,677,873以及名为“METHOD FORREDUCING PROGRAM DISTURB DURING SELF-BOOSTING IN ANAND FALSH MEMORY”的美国专利No.5,991,202中描述。上述自放大方法控制施加到行选择线SSL和接地选择线GSL的栅电极的电压，使得未选择的单元行没有电连接到位线40以及接地电极45连接到未选择单元行。当单元行10电隔离时，通过施加到选择的字线WL(参照图2)上的编程电压，将施加到位于未选择的存储单元之下的部分衬底1上的电压提升到预设电压。上述电压提升称为放大。此外，当提升衬底的电压时，浮置栅电极22和衬底1之间的电位差降低，由此切断穿过隧道绝缘层70的Fowler-Nordheim隧穿。因此，避免上述编程干扰。使用上述自放大方法的机制，未选择单元行应与位线40和接地电极45完全隔离，以防止编程干扰。此外，为了获得单元行10的电隔离，应改进行选择晶体管和接地选择晶体管的关闭(turn-off)电流特性。然而，根据传统技术，由于选择晶体管的栅绝缘层75形成为具有与存储单元晶体管的隧道绝缘层70相同的厚度，如图2所示，因此对于能够改进选择晶体管的关闭电流特性有限制。例如，使用传统NAND闪存器件，为了增大集成度减小选择晶体管的线宽可导致断沟道效应，由此减小选择晶体管的关闭电流特性。因此，有对于NAND闪存器件及其制造方法的需求，其防止编程干扰并且包括具有改进的关闭电流特性选择晶体管。
技术实现思路
根据本专利技术的示例性实施例，提供NAND闪存器件。NAND闪存器件包括衬底，该衬底包括存储晶体管和选择晶体管、排列在半导体衬底的存储晶体管区中的字线、排列在半导体衬底的选择晶体管区中的选择线、插入字线和半导体衬底之间的隧道绝缘层、以及插入选择线和半导体衬底之间的选择栅绝缘层。选择栅绝缘层比隧道绝缘层要薄，以及选择栅绝缘层在它们的中心区域比它们的边缘部分具有更薄的厚度。在另一示例性实施例中，选择线可具有比字线更宽的宽度。同样，第一和第二选择线的宽度可以是在选择栅绝缘层的厚度等于隧道绝缘层的最薄厚度的位置与选择线的侧壁之间的距离的至少两倍。根据本专利技术的示例性实施例，提供NAND闪存器件。NAND闪存器件包括半导体衬底，其包括存储晶体管区、选择晶体管区和抵押晶体管区、排列在半导体衬底的存储晶体管区中的字线、排列在半导体衬底的选择晶体管区中的选择线、排列在半导体衬底的低压晶体管区中的低压栅电极、插入字线和半导体衬底之间的隧道绝缘层、插入选择线和半导体衬底之间的选择栅绝缘层、以及插入低压栅电极和半导体衬底之间的低压栅绝缘层。选择栅绝缘层比隧道绝缘层要薄。在另一示例性实施例中，选择栅绝缘层可具有与低压栅绝缘层相同的厚度。同样，字线可具有小于低压栅电极的宽度。此外，选择栅绝缘层在它们的中心比在它们的边缘部分具有更薄的厚度。在另一示例性实施例中，第一和第二选择线的宽度可以是在其中选择栅绝缘层的厚度等于隧道绝缘层的最薄厚度的位置与第一和第二选择线的侧壁之间的距离的至少两倍，并且低压栅电极的宽度可以是在其中低压栅绝缘层的厚度等于隧道绝缘层的最薄厚度的位置与低压栅电极的侧壁之间的距离的至少两倍。本专利技术的示例性实施例提供用于制造NAND闪存器件的方法，该方法包括形成比隧道绝缘层更薄的选择栅绝缘层。根据本专利技术的示例性实施例，提供制造NAND闪存器件的方法。该方法包括形成器件隔离层图形，以在半导体衬底中限定有源区，该半导体衬底包括存储晶体管区、选择晶体管区、以及低压晶体管区；形成覆盖有源区上的存储晶体管区的第一绝缘层图形；至少在形成第一绝缘层图形的有源区的基本整个表面上形成第二绝缘层图形；以及在第二绝缘层上形成字线、选择线和低压栅电极，以及其中字线、选择线和低压栅电极分别位于存储晶体管区、选择晶体管区和低压晶体管区之上。形成第一绝缘层图形可包括在有源区的整个表面上形成第一绝缘层；形成掩模图形，其位于第一绝缘层的存储晶体管区的上表面上；使用用于蚀刻掩模的掩模图形蚀刻第一绝缘层，以从选择晶体管区和低压晶体管区露出有源区的上表面；以及除去掩模图形。可以执行第二绝缘层的形成，使得层叠在存储晶体管区的上表面的第一绝缘层图形的厚度与第二绝缘层的厚度的总和大于层叠在选择晶体管区和低压晶体管区的上表面上的第二绝缘层的厚度。根据本专利技术的示例性实施例，提供了制造NAND闪存器件的方法。该方法包括形成器件隔离层图形，以在半导体衬底上限定有源区，该半导体衬底包括存储晶体管区、选择晶体管区和低压晶体管区；形成至少在有源区的基本整个表面上具有第一厚度的栅氧化物层；在栅氧化物层上形成字线、选择线和本文档来自技高网...

【技术保护点】
一种ＮＡＮＤ闪存器件，包括：半导体衬底，包括存储晶体管区和选择晶体管区；字线，排列在半导体衬底的存储晶体管区；选择线，排列在半导体衬底的选择晶体管区；隧道绝缘层，插入字线和半导体衬底之间；以及选择栅绝 缘层，插入选择线和半导体衬底之间，并具有比隧道绝缘层的厚度更薄的厚度，其中选择栅绝缘层在其中心区域具有比其边缘部分更薄的厚度。

【技术特征摘要】
KR 2005-7-12 10-2005-00627921.一种NAND闪存器件，包括半导体衬底，包括存储晶体管区和选择晶体管区；字线，排列在半导体衬底的存储晶体管区；选择线，排列在半导体衬底的选择晶体管区；隧道绝缘层，插入字线和半导体衬底之间；以及选择栅绝缘层，插入选择线和半导体衬底之间，并具有比隧道绝缘层的厚度更薄的厚度，其中选择栅绝缘层在其中心区域具有比其边缘部分更薄的厚度。2.如权利要求1的NAND闪存器件，其中选择线具有比字线更宽的宽度。3.如权利要求1的NAND闪存器件，其中选择线的宽度是其中选择栅绝缘层的厚度等于隧道绝缘层的最薄厚度的位置与选择线的侧壁之间的距离的至少两倍。4.一种NAND闪存器件，包括半导体衬底，包括存储晶体管区、选择晶体管区、以及低压晶体管区；字线，排列在半导体衬底的存储晶体管区；选择线，排列在半导体衬底的选择晶体管区；低压栅电极，排列在半导体衬底的低压晶体管区；隧道绝缘层，插入字线和半导体衬底之间；选择栅绝缘层，插入选择线和半导体衬底之间，该选择栅绝缘层比隧道绝缘层更薄；以及低压栅绝缘层，插入低压栅电极和半导体衬底之间，其中选择栅绝缘层的厚度在其中心区域比其边缘部分更薄。5.如权利要求4的NAND闪存器件，其中选择栅绝缘层具有与低压栅绝缘层相同的厚度。6.如权利要求4的NAND闪存器件，其中字线的宽度比选择线和低压栅电极的宽度要窄。7.如权利要求4的NAND闪存器件，其中选择线的宽度是其中选择栅绝缘层的厚度与隧道绝缘层的最薄厚度相等的位置与选择线的侧壁之间的距离的至少两倍；以及低压栅电极的宽度是其中低压栅绝缘层的厚度与隧道绝缘层的最薄厚度相等的位置与低压栅电极的侧壁之间的距离的至少两倍。8.如权利要求4的NAND闪存器件，其中低压栅电极具有与选择栅电极相同的厚度，并且由与选择栅电极相同的材料构成。9.一种用于制造NAND闪存器件的方法，该方法包括在半导体衬底中形成器件隔离层图形，以限定有源区，该半导体衬底包括存储晶体管区、选择晶体管区和低压晶体管区；在有源区上形成第一绝缘层图形，以覆盖存储晶体管区；至少在其中形成第一绝缘层图形的有源区的基本整个表面上形成第二绝缘层；以及在第二绝缘层上形成字线、选择线和低压栅电极，其中字线、选择线和低压栅电极分别位于存储晶体管区、选择晶体管区和低压晶体管区上。10.如权利要求9的方法，其中形成第一绝缘层图形包括在有源区的整个表面上形成第一绝缘层；形成位于存储晶体管区的第一绝缘层上的掩模图形；使用掩模图形作为蚀刻掩模蚀刻第一绝缘层，以露出在选择晶体管区和低压晶体管区的有源区的上表面；以及除去...

【专利技术属性】
技术研发人员：宋在爀，崔定爀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]