半导体器件制造技术

在此提供一种半导体器件，其能够防止其上面的电感器元件的性能下降。一个高电阻区域被提供在形成于该半导体基片上的电感器元件的下方。该高电阻区域被形成为比ｐ沟道和ｎ沟道ＭＯＳ晶体管更深，因此防止由于在电感器元件所产生的磁通量而导致涡电流的感应。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，例如用于从几MHz至几GHz的频带中的蜂窝式电话、PDA(个人数字助理)等等，以及用于制造半导体器件的方法，特别涉及包括双极型器件、MOS器件以及其他带有电感器元件这样的被动元件的其他主动元件的半导体器件，及其制造方法。
技术介绍
通常，通过把电感器、电容器或其他被动元件与主动元件一同安装在一个电子电路板上而形成一个电子电路装置。但是，非常需要减小电子电路装置的尺寸、厚度或重量，特别对于移动电话和PDA来说尤其如此。为了满足这种需要，人们对于进一步增加电子电路装置的紧凑性和集成度已经进行了研究和开发。作为增加封装密度的一种方法，已经开发出MMIC(单片微波集成电路)。该MMIC是一个通过在半导体工艺中集成的形成例如晶体管这样的主动元件和例如电阻器和电感器这样的被动元件而获得的高频集成电路。图1为形成有电感器元件的现有技术的CMOS器件的透视图。参见图1，CMOS器件100包括形成在一个半导体基片的101上的MOS晶体管102和元件分离区103、形成在该半导体基片101上并且连接到MOS晶体管102的互连结构104、以及以螺旋的形状形成在该互连结构10本文档来自技高网...

【技术保护点】
一种半导体器件，其中包括： 具有预定基片电阻率的半导体基片； 形成在该半导体基片中的器件区； 形成在该器件区中的杂质扩散区； 形成在该半导体基片的第一表面上的一个电感器元件；以及 形成在与该电感器元件相面对的半导体基片中的一个高电阻区域，其具有比该半导体基片的电阻率更高的电阻率。

【技术特征摘要】
JP 2002-7-4 196118/20021.一种半导体器件，其中包括具有预定基片电阻率的半导体基片；形成在该半导体基片中的器件区；形成在该器件区中的杂质扩散区；形成在该半导体基片的第一表面上的一个电感器元件；以及形成在与该电感器元件相面对的半导体基片中的一个高电阻区域，其具有比该半导体基片的电阻率更高的电阻率。2.根据权利要求1所述的半导体器件，其中按照这样的方式形成高电阻区域，使得没有任何所述杂质区存在于所述高电阻区域和具有基片电阻率的所述半导体基片区之间。3.根据权利要求1所述的半导体器件，其中所述高电阻区域相对于该半导体基片的第一表面形成在远离杂质扩散区的一个位置处。4.根据权利要求1所述的半导体器件，其中所述高电阻区域包括凹槽。5.根据权利要求1所...

【专利技术属性】
技术研发人员：吉村鉄夫，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]