半导体器件及其制造方法技术

本发明专利技术公开了通过减小电容器的表面积来提高有机电致发光显示器件孔径比的半导体器件，和制造该半导体器件的方法。通过形成与电容器电介质膜厚度不同的栅极电极的栅极绝缘膜，可以在不改变电容量的情况下减小电容器的表面积，由此提高有机电致发光显示器件的孔径比。半导体器件包括：多个形成于包括第一区域和第二区域的衬底上的半导体层图形；形成于包括半导体层图形的实质整个衬底表面上的绝缘膜，该绝缘膜在第一区域的一部分和第二区域上具有第一厚度，该第一厚度比第一区域内的半导体层图形的中心部分上的第二厚度小；及多个形成于绝缘膜上以覆盖第一区域内的半导体层图形的中心部分和第二区域内的半导体层图形的导电层图形。

【技术实现步骤摘要】

本专利技术大体涉及一种，更确切地说，涉及一种能够通过减少有机电致发光显示器件内部的电容器表面面积来提高有机电致发光显示器件的孔径比的半导体器件及制造该半导体器件的方法。
技术介绍
在平板显示器件中，例如有源矩阵有机电致发光显示器件，也叫做有机发光二极管(OLED)显示器，每个单元像素包括(1)连接于栅极线、数据线和电源线的薄膜晶体管，(2)电容器，及(3)有机电致发光元件。形成该电容器的同时，也形成了栅极线、栅极电极、数据线、源极/漏极电极及电源线。在这样的平板显示器件中，通常使用增大电容器表面面积的方法，减小形成于电容器电极之间的电介质膜厚度的方法，或使用具有高电介质常数的电介质膜的方法来提高该电容器的电容量。然而，增大电容器表面面积的方法可能导致孔径比的降低，而且减小电介质膜厚度的方法需要多一个制造程序，因此，该制造需要增加工序数量。图1是示范有机电致发光显示器件的平面示意图。参见图1，该有源矩阵有机电致发光显示器件包括多个栅极线110，多个数据线120，多个电源线130和多个连接于栅极线110、数据线120和电源线130的像素。每个像素包括一个连接于多个栅极线110中相应栅极线和多个数据线120中相应数据线的开关薄膜晶体管(TFT)170。每个像素进一步包括一个用于驱动电致发光元件160而设置的驱动TFT150，其中，该驱动TFT150连接于相应的电源线130，每个像素还包括一个用于储存驱动TFT150的栅极-源极电压而设置的电容器140，和该电致发光元件160。该驱动TFT150包括具有源极和漏极区域的半导体层152，栅极电极154，和分别通过接触孔155a、155b连接于源极和漏极区域的源极和漏极电极156a和156b。该开关TFT170具有与驱动TFT150一样的结构。该电容器140包括连接于开关TFT170的源极和漏极电极之一(比如，源极电极)和驱动TFT150的栅极电极的下电极144。该电容器140进一步包括连接于驱动TFT150的源极和漏极电极之一(比如，源极电极156a)和共用电源线130的上电极146。每个像素电极161是具有开孔的电致发光元件的阳电极，它通过通孔158连接于驱动TFT150的源极和漏极电极156a、156b之一(比如，漏极电极156b)。在上面描述的示范有机电致发光显示器件中，一个像素被分为由TFT和电容器提供的非发光区域和由电致发光元件提供的发光区域。增大非发光区域会相应地减小发光区域。然而，该电容器相对来说占据了该像素中的很大面积，而增加器件集成需要高容量的电容器。因此，由于像素中需要增大高容量电容器的面积，发光区域的面积要减小，由此会降低有机电致发光显示器件的孔径比。
技术实现思路
为了解决前面提到的问题，本专利技术的实施例包括一种能在不需要额外进行另一个掩模工序的情况下减小电容器表面积的半导体器件，由此提高有机电致发光显示器件的孔径比。制造半导体器件方法的实施例包括使用形成源极和漏极区域的离子注入掩模作为蚀刻掩模，去除预定厚度的栅极绝缘膜。根据本专利技术的一个方面，半导体器件包括多个形成于分为第一区域和第二区域的衬底上的半导体层图形，和一个形成于包括半导体层图形的半导体器件的实质整个表面上的绝缘膜。该绝缘膜在第一区域的一部分和第二区域上具有第一厚度，它小于在第一区域中的半导体层图形的中心部分上的第二厚度，该半导体器件进一步包括形成于绝缘膜上的导电层图形，用于覆盖第一区域中半导体层图形的中心部分和第二区域中的半导体层图形。根据本专利技术的另一个方面，半导体器件包括多个在分为第一区域、第二区域和第三区域的衬底上的半导体层图形。该半导体器件进一步包括一个形成于实质上半导体器件的整个表面上(包括半导体层图形)的绝缘膜。该绝缘膜在第二区域的一部分和第三区域上具有第一厚度，它小于第一区域上及第二区域中的半导体层图形的中心部分的第二厚度。该半导体器件还包括形成于绝缘膜之上的导电层图形，用于覆盖第一和第二区域内的半导体层图形的中心部分和第三区域的半导体层图形。根据本专利技术的再一个方面，制造半导体器件的方法包括在分为第一区域和第二区域的衬底上形成多个半导体层图形，和在包括半导体层图形的衬底表面上形成一绝缘膜。该方法进一步包括在绝缘膜上形成用于覆盖第一区域内半导体层图形的中心部分的光致抗蚀剂图形，并使用该光致抗蚀剂图形作为离子注入掩模将杂质离子注入第一和第二区域的半导体层图形内。该方法还包括使用光致抗蚀剂图形作为蚀刻掩模，将暴露在第一和第二区域的绝缘膜去除预定的厚度；去除该光致抗蚀剂图形；和在第一区域的半导体层图形的中心部分上及第二区域的半导体层图形上形成导电层图形。根据本专利技术的又一个方面，制造半导体器件的方法包括在分为第一区域、第二区域和第三区域的衬底上形成多个半导体层图形，和在包括半导体层图形的衬底表面上形成一绝缘膜。该方法进一步包括在绝缘膜上形成用于覆盖第一区域和第二区域内半导体层图形的中心部分的光致抗蚀剂图形，并使用该光致抗蚀剂图形作为离子注入掩模将高浓度的第一导电型杂质离子注入第二和第三区域的半导体层图形内。该方法进一步包括使用光致抗蚀剂图形作为蚀刻掩模，去除暴露在第二和第三区域的绝缘膜预定的厚度，并去除该光致抗蚀剂图形。该方法还包括在第一和第二区域内的半导体层图形的中心部分上及第三区域的半导体层图形上形成导电层图形，将低浓度的第一导电型杂质离子注入第二区域的半导体层图形，以及将高浓度的第二导电型杂质离子注入第一区域的半导体层图形。附图说明本专利技术的以上及其他特性和优势将通过参见附图详细描述示范实施例得到更明显的体现，其中图1是显示示范有机电致发光显示器件的平面示意图；图2A至2C是制造有机电致发光显示器件方法的实施例的截面图；及图3A至3C是造有机电致发光显示器件方法的另一个实施例的截面图。具体实施例方式参见附图，下面将详细描述本专利技术的实施例。图2A至2C是显示根据本专利技术的一个实施例制造半导体器件方法的截面图，其中衬底被分为NMOS TFT的第一区域A和电容器的第二区域B。该方法包括在实质上整个衬底200表面上形成具有预定厚度的缓冲层210。在一个实施例中，该缓冲层210包括氧化硅并可以通过使用等离子体增强化学气相淀积(PECVD)法来形成。该缓冲层210有利地防止在以下工序中形成的非晶硅层的结晶期间杂质扩散进入透明绝缘衬底200。在形成缓冲层210之后，该方法进一步包括在缓冲层210上形成具有预定厚度的作为半导体层的非晶硅层(未显示)。下一步，使非晶硅层结晶，可使用的方法比如，准分子激光退火(excimer laser annealing，ELA)法，连续横向固化(sequential lateral solidification，SLS)法，金属诱导结晶(metalinduced crystallization，MIC)法，或金属诱导横向结晶(metal induced lateralcrystallization，MILC)法。该晶化的非晶硅层通过使用光刻工艺构图，由此在单元像素中的第一区域A和第二区域B上形成多晶硅层图形220a和220b。下一步，在实质整个衬底的所得面上形成栅极绝缘膜230。该栅极绝缘膜230可以包括氧化硅膜(SiO2)、氮化硅膜(SiNx)本文档来自技高网...

【技术保护点】
一种半导体器件包括：多个形成于衬底上的半导体层图形，所述衬底包括第一区域和第二区域；形成于包括所述半导体层图形的实质整个衬底表面上的绝缘膜，其中该绝缘膜在所述第一区域的一部分和所述第二区域上具有第一厚度，该第一厚度比所述第一区域内的所述半导体层图形的中心部分上的第二厚度小；及多个形成于所述绝缘膜上以覆盖所述第一区域内的所述半导体层图形的所述中心部分和所述第二区域内的所述半导体层图形的导电层图形。

【技术特征摘要】
KR 2004-10-12 81500/041.一种半导体器件包括多个形成于衬底上的半导体层图形，所述衬底包括第一区域和第二区域；形成于包括所述半导体层图形的实质整个衬底表面上的绝缘膜，其中该绝缘膜在所述第一区域的一部分和所述第二区域上具有第一厚度，该第一厚度比所述第一区域内的所述半导体层图形的中心部分上的第二厚度小；及多个形成于所述绝缘膜上以覆盖所述第一区域内的所述半导体层图形的所述中心部分和所述第二区域内的所述半导体层图形的导电层图形。2.根据权利要求1中的半导体器件，其中设置所述第一区域作为NMOS薄膜晶体管。3.根据权利要求1中的半导体器件，其中设置所述第二区域作为电容器。4.根据权利要求1中的半导体器件，其中设置所述第一区域的半导体层图形作为沟道区域、源极和漏极区域、和轻掺杂漏极区域，且设置所述第二区域的半导体层图形作为电容器的下电极。5.根据权利要求1中的半导体器件，其中设置所述第一区域内的导电层图形作为栅极电极，且设置所述第二区域内的导电层图形作为电容器的上电极。6.根据权利要求1中的半导体器件，其中所述绝缘膜是栅极绝缘膜。7.根据权利要求1中的半导体器件，其中所述绝缘膜包括氧化硅和氮化硅中的一种。8.根据权利要求1中的半导体器件，其中包括第二区域中的半导体层图形、绝缘膜、和导电层图形的电容器的表面积A’满足以下等式A′=CstϵGI/tGI]]>其中ε表示电介质常数，Cst表示电容器的电容量，和tGI表示绝缘膜的厚度。9.一种半导体器件包括多个形成于衬底上的半导体层图形，所述衬底包括第一区域、第二区域和第三区域；形成于包括所述半导体层图形的实质整个衬底表面上的绝缘膜，其中该绝缘膜在所述第二区域的一部分和所述第三区域上具有第一厚度，所述第一厚度比所述第一区域上及所述第二区域中半导体层图形的中心部分上的第二厚度小；及多个形成于所述绝缘膜上以覆盖所述第一和第二区域内的所述半导体层图形的中心部分和所述第三区域内的所述半导体层图形的导电层图形。10.根据权利要求9中的半导体器件，其中设置所述第一区域作为PMOS薄膜晶体管的至少一部分，设置所述第二区域作为NMOS薄膜晶体管的至少一部分。11.根据权利要求9中的半导体器件，其中设置所述第三区域作为电容器的至少一部分。12.根据权利要求9中的半导体器件，其中设置所述第一和第二区域内的导电层图形作为栅极电极，并设置所述第三区域内的导电层图形作为电容器的上电极。13.根据权利要求9中的半导体器件，其中设置所述第一和第二区域内的半导体层图形分别作为沟道区域及源极和漏极区域，并设置所述第三区域内的半导体层图形作为电容器的下电极。14.根据权利要求13中的半导体器件，其中所述第二区域内的半导体层图形进一步包括轻掺杂漏极区域。15.根据权利要求9中的半导体器件，其中所述绝缘膜是栅极绝缘膜。16.根据权利要求9中的半导体器件，其中所述绝缘膜包括氧化硅和氮化硅中的至少一种。17.根据权利要求9中的半导体器件，其中包括所述第三区域中的半导体层图形、绝缘膜、和导电层图形的电容器的表面积A’满足以下等式A′=CstϵGI/tGI]]>其中ε表示电介质常数，Cst表示电容器的电容量，tGI表示该绝缘膜的厚度。18.一种制造半导体器件的方法，该方法包括在衬底上形成多个半导体层图形，其中该衬底包括第一区域和第二区域；在包括所述半导体层图形的衬底表...

【专利技术属性】
技术研发人员：姜泰旭，
申请(专利权)人：三星移动显示器株式会社，
类型：发明
国别省市：KR[韩国]