半导体器件制造技术

一种由多晶硅电阻器构成的多个电阻器组组成电阻器电路。每个具有相同面积的多个金属部分在每个电阻器组上形成以使得在半导体工艺中在金属部分上的外部扰动的影响均匀，从而减少在多晶硅电阻器中的电阻波动。

【技术实现步骤摘要】

本专利技术涉及包含由多晶硅制成的电阻器电路的半导体器件。
技术介绍
在半导体集成电路中使用的电阻器包括扩散电阻器和多晶硅电阻器，通过在单晶硅半导体衬底中注入与半导体衬底的导电类型相反的杂质获得扩散电阻器，用杂质注入多晶硅制成多晶硅电阻器。特别地，由于诸如通过环绕周边的绝缘膜减小的非常小的漏电流和通过晶粒边界中的缺陷引起的高电阻的优点，多晶硅电阻器广泛地应用在半导体集成电路中。图2A和2B分别示出了传统多晶硅电阻器电路的示意性平面图和剖面图。通过在多晶硅薄膜中注入P型或N型杂质制成多晶硅电阻器，该多晶硅薄膜通过在绝缘膜上的沉积形成(例如，LVCD)，然后通过光刻将该薄膜成形为电阻器形状。杂质注入是为了调整多晶硅电阻器的电阻率，根据需要的电阻率，P型或N型杂质的注入浓度为1×1017/cm3到1×1020/cm3。通过在电阻器的每端设置接触孔和引线形成接线端以获得其间的电位。为了在多晶硅层和在接线端的金属引线之间获得足够的欧姆接触，注入的杂质具有等于或大于1×1020/cm3的高浓度。如图3所示，多晶硅电阻器用于电阻器组201到204以形成电阻器电路。每个多晶硅电阻器由低浓度杂质区4和高浓度杂质区5构成的多晶硅3制成，其在半导体衬底1上的绝缘膜2上形成，接线端101到接线端105的电位从金属引线7通过提供在高浓度杂质区5上接触孔6获得，如在示意性平面图2A和示意性剖面图2B中所示。为了从电阻器电路获得不同的电位，电阻器组一(201)到电阻器组四(204)可具有不同的结构，其中每个电阻器作为单元彼此串联或并联连接。为了稳定每个电阻器组的电阻，在电阻器组上形成金属盖且连接到电阻器组一端的接线端。使用这种结构因为以下两个原因第一个原因是稳定多晶硅电阻器。因为多晶硅是半导体，在多晶硅电阻器上形成引线或电极，根据在引线或电极的电位与多晶硅电阻器的电位之间的相对关系，由于在多晶硅中的电荷的耗尽和积累，导致电阻器的电阻变化。具体地说，直接在部分多晶硅(P型杂质被注入该部分)之上的具有比多晶硅电阻器高的电位的引线或电极的存在，引起P型多晶硅中的电荷耗尽，使其增加了电阻。当电位关系反向时，由于积累的发生导致电阻降低。通过有意地在多晶硅上设置引线，其中引线的电位接近多晶硅的电位以避免这种电阻漂移，电阻可以保持恒定。平面图2A显示了根据该原理的例子，其中连接到多晶硅电阻器一端的电极延伸到该电阻器以保持电位恒定。该现象不仅取决于在多晶硅之上的引线，而且取决于多晶硅之下的条件；电阻根据在多晶硅电阻器和多晶硅电阻器之下的半导体衬底之间的电位的相对关系而变化。尽管没有在附图中示出，通过以与上述金属引线同样的方式在多晶硅电阻器之下有意地形成扩散区或类似物，来稳定在该部分电位的方法是公知的电位。第二个原因是在半导体制造工艺中阻止氢扩散进入多晶硅，影响多晶硅的电阻。多晶硅由具有相对高的结晶度的晶粒和低结晶度的晶界组成，换句话说，高自陷级密度的晶粒位于该晶粒之间。主要地通过在这些晶界中存在的大量自陷级捕获载流子，来决定多晶硅电阻器的电阻。然而，当在半导体制造工艺中产生具有大扩散系数的氢时，产生的氢原子容易到达多晶硅且在自陷级被捕获，因此改变了电阻。产生氢的工艺包括烧结工艺，在形成金属电极之后在氢气氛中进行该烧结工艺，以及等离子体氮化物膜形成工艺，其使用由氮和氢组成的氨气。通过用金属引线覆盖多晶硅电阻器可以减小由于氢扩散引起的多晶硅的电阻漂移。稳定多晶硅电阻的方法公开在例如JP2002-076281A中。然而，传统的用于稳定多晶硅电阻的方法具有问题，因为多晶硅上的金属比氢更易受其它因素的影响，例如，等离子体充电、热和半导体制造工艺中的机械应力。这些因素的影响通过在多晶硅之上设置的金属而影响多晶硅，导致电阻的漂移。
技术实现思路
为了解决上述问题，根据本专利技术的一个方面，提供一种半导体集成电路，包括半导体衬底；形成在半导体衬底上的第一绝缘膜；形成在第一绝缘膜上的多个由多晶硅制成的相同形状的电阻器，该多晶硅具有低浓度杂质区和高浓度杂质区；形成在多个电阻器上的第二绝缘膜；形成在高浓度杂质区之上的第二绝缘膜中的接触孔；连接到该接触孔的金属引线并连接由多晶硅制成的多个电阻器；和形成在第二绝缘膜上的多个金属部分以覆盖在多个电阻器组中的低浓度杂质区，通过连接一个或多个电阻器获得每一个阻器组，电阻器组彼此相连。半导体集成电路的特征在于多个金属部分基本上具有相同的面积。另外，根据本专利技术的另一方面，半导体集成电路的特征在于第二金属部分各连接到在该金属部分之下连接电阻器组的第一金属引线。另外，根据本专利技术另一方面，半导体集成电路的特征在于第二金属部分各连接到半导体衬底。另外，根据本专利技术另一方面，半导体集成电路的特征在于第二金属部分各连接到在该第二金属部分之下从电阻器组延伸的电阻器本专利技术可提供电阻器电路包括稳定的多晶硅电阻器，其容许半导体制造工艺的影响和显示了减小的电阻漂移。附图说明在附图中图1是根据本专利技术第一实施例的多晶硅电阻器电路的示意性平面图；图2A是传统的多晶硅电阻器电路的示意性平面图；图2B是传统的多晶硅电阻器电路的示意性剖面图；图3是电阻器电路的电路图的范例；图4是示出了传统多晶硅电阻器电路中单元电阻器的电阻比的图；图5是示出了根据本专利技术的多晶硅电阻器电路中单元电阻器的电阻比的图；图6是根据本专利技术第二实施例的多晶硅电阻器电路的示意性平面图；图7是根据本专利技术第三实施例的多晶硅电阻器电路的示意性平面图；以及图8是根据本专利技术第四实施例的多晶硅电阻器电路的示意性平面图；具体实施方式下面将参考附图描述本专利技术的实施例。图1示出了用于获得图3的电路电阻器的本专利技术的第一实施例。作为现有技术，电阻器组一(201)到电阻器组四(204)是由低浓度杂质区4和高浓度杂质区5构成的多晶硅3制成，该多晶硅3在半导体衬底1上的绝缘膜2上形成，通过高浓度杂质区5之上的接触孔6，从用作为金属引线的第一金属部分9获得接线端101到接线端105的电位。不同于形成用于覆盖电阻器的金属以使用任意形状的金属盖覆盖每个电阻器组的现有技术，本专利技术使用第一金属部分作为相互连接电阻器组的引线，以及具有相同面积且分别覆盖它们的电阻器组的第二金属部分。确定面积相同的每个第二金属部分的面积以覆盖具有最大面积的电阻器组。这是因为，为了减小在半导体制造工艺中由于氢扩散到多晶硅中引起的电阻器漂移，在每个电阻器组中低浓度的杂质区不得不用金属部分完全地覆盖，而在电阻器组之上的所有金属部分具有相同的面积。因此，适合的是设置每个金属部分的面积为覆盖电阻器组所需的最大面积的金属部分的面积。在构造图3的电阻器电路的情况下，例如，覆盖电阻器组一(201)的第二金属部分具有最大的面积，其比其它的电阻器组使用更多的单元电阻器，且因此需要最大的面积。因此，将每个覆盖其它电阻器组(电阻器组二(202)到电阻器组四(204))的第二金属部分的面积设置为具有上述电阻器组一的第二金属部分的面积。当用具有与覆盖电阻器组所需的最大面积相同面积的金属部分覆盖需要小面积的电阻器组时，在电阻器组之间产生间隙。在第二金属部分之下的此空的间隙中，在规则的间隔中设置与多晶硅电阻器具有相同形状的多晶硅虚设图案(dummy pattern)8。以这种方式保持多本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；设置在所述半导体衬底上的第一绝缘膜；多个由多晶硅制成的电阻器，且其被设置在所述第一绝缘膜上，每个所述电阻器在两端具有低浓度杂质区和高浓度杂质区；设置在所述多个电阻器上的第二绝 缘膜；设置在每个所述高浓度杂质区之上的第二绝缘膜中的接触孔；连接到该接触孔的用于连接多个电阻器的部分的金属引线；和具有基本上相同面积、且设置在所述第二绝缘膜上以覆盖所述多个电阻器的低浓度杂质区的多个金属部分。

【技术特征摘要】
JP 2005-3-23 2005-0828901.一种半导体器件，包括半导体衬底；设置在所述半导体衬底上的第一绝缘膜；多个由多晶硅制成的电阻器，且其被设置在所述第一绝缘膜上，每个所述电阻器在两端具有低浓度杂质区和高浓度杂质区；设置在所述多个电阻器上的第二绝缘膜；设置在每个所述高浓度杂质区之上的第二绝缘膜中的接触孔；连接到该接触孔的用于连接多个电阻器的部分的金属引线；和具有基本上相同面积、且设置在所述第二绝缘膜上以覆盖所述多个电阻器的低浓度杂质区的多个金属部分。2.根据权利要求1的半导体器件，其中所述多个电阻器具有相同的形状。3.根据权利要求1的半导体器件，其中所述多个电阻器包括一个或多个彼此连接的电阻器以构成电阻器组。4.根据权利要求2的半导体器件，其中所述多个电阻器包括一个或多个彼此连接的电阻器以构成电阻器组。5.一种半导体器件，包括半导体衬底；设置在所述半导体衬底上的第一绝缘膜；多个由多晶硅制成的电阻器，且其被设置在所述第一绝缘膜上，具有相同的形状，所述多个电阻器中的每一个在两端具有低浓度杂质区和...

【专利技术属性】
技术研发人员：原田博文，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]