半导体器件及其制造方法技术

使用光刻胶掩模图形制造半导体器件，以及有选择地除去单元区和外围电路区中的部分里衬氮化物层。形成改进的ＦｉｎＦＥＴ，以减小由单元区中的相邻栅极线传送的信号的影响。与改进的ＦｉｎＦＥＴ的形成同时，在核心区和外围区中分别形成双ＦｉｎＦＥＴ和基本上平坦的ＭＯＳＦＥＴ。

【技术实现步骤摘要】

在此示例性地描述的实施例涉及半导体器件和制造半导体器件的方法，更具体涉及制造FinFET器件的方法。
技术介绍
在半导体制造工业中，不断地进行减小半导体器件的尺寸的努力。随着半导体器件的尺寸减小，半导体器件可以被集成在一起的程度提高和产品成品率增加。根据半导体器件的降低功耗，因为半导体器件的尺寸减小，半导体器件的性能令人满意地提高。但是，不希望地，因为半导体器件的尺寸减小，半导体器件(例如，CMOS器件)中的沟道长度可能被缩短。如果沟道长度被过分地缩短，那么可能发生短沟道效应，由此减小半导体器件性能。漏极感应势垒降低(DIBL)是典型的短沟道效应，以及由于沟道长度被缩短，漏区和源区之间的势垒降低。由于漏电压增加，漏区周围的耗尽区增加和漏区的电场降低沟道势垒，以致半导体器件的断态增加，或源区和漏区之间的漏电流增加。为了克服上述局限性，已经研制了一种三维FinFET。图1图示了常规FinFET结构的透视图。参考图1，栅电极5覆盖半导体衬底1的鳍形有源区2的三个表面。在栅电极5和鳍形有源区2之间布置栅介质层4。还设置了隔离层(未示出)。如图所示，常规FinFET结构是延伸的多栅极结构和可以允许改进的栅控制。图2是图1所示的鳍形有源区2的放大纵向剖面图。参考图2，在鳍形有源区2之上形成栅极线5a，以及栅极线5b向下延伸到隔离层3中，以便接触鳍形有源区2的侧壁。当半导体器件的尺寸减小时，栅极线5a和5b之间的距离减小。如果发生未对准，那么不应该接触鳍形有源区2的栅极线(例如，栅极线5b)接触有源区2的侧壁或形成在有源区2上。因此，当部分栅极线5b贯穿隔离层3接触有源区2的侧壁时，如图2所示，有源区2上形成的晶体管将不希望地受栅极线5b传送的信号影响。经常，FinFET和平面MOSFET形成在一起，以提高半导体器件的集成度。例如，在半导体器件的单元区中形成FinFET，而在半导体器件的外围区中形成平面MOSFET。此外，在半导体器件中可以制造多个FinFET结构，导致有源区的上表面不均匀。因为有源区的上表面不均匀，必须使用分隔掩模，在单元和外围区中分别形成FinFET和平面MOSFET结构。当使用分隔掩模形成FinFET和平面MOSFET结构时，用于所得的半导体器件的制造工序可能不希望地变复杂。
技术实现思路
在此示例性地描述的实施例提供一种半导体器件，其中在半导体器件的单元区中形成FinFET，以便不受相邻栅极线的信号影响，在半导体器件的单元区中形成具有不均匀上表面的双FinFET，以及在半导体器件的外围区中形成具有基本上平坦外形的MOSFET。在此示例性地描述的实施例还提供一种制造半导体器件的方法，通过在半导体器件的单元区中同时形成FinFET，以便不受相邻栅极线传送的信号影响，在半导体器件的核心区中形成具有不均匀上表面的双FinFET，以及在半导体器件的外围区中形成具有基本上平坦外形的MOSFET。在此示例性地描述的一个实施例可以表征为一种半导体器件，包括具有第一、第二和第三器件区的衬底；在第一、第二和第三器件区内分别限定第一、第二和第三有源区的隔离层；以及分别在第一、第二和第三有源区上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面并被布置在至少一个第二侧表面和隔离层之间，以及其中第三栅极结构被布置在第三栅极结构的上表面上。在此示例性地描述的另一实施例可以表征为一种半导体器件，具有包括第一器件区和第二器件区的衬底；衬底内的隔离结构；第一器件区内的第一有源区和第二器件区内的第二有源区，其中第一和第二有源区由隔离结构限定；以及在第一和第二有源区之上延伸的多个栅极结构和第一和第二器件区中的隔离结构，其中第一有源区的第一部分是鳍形有源区，以及第二有源区包括基本上平坦的有源区，以及其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。在此示例性地描述的另一实施例可以表征为一种半导体器件，包括衬底内的隔离结构，该隔离结构限定一有源区，其中有源区的第一部分包括鳍形有源区，以及第一有源区的第二部分包括基本上平坦的有源区。在此示例性地描述的再一实施例可以表征为一种制造半导体器件的方法，包括在衬底上形成隔离层，该隔离层限定多个有源区；在衬底上形成第一、第二和第三器件区，该第一、第二和第三器件区分别包括第一、第二和第三有源区；分别形成在第一、第二和第三有源区之上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面并被布置在至少一个第二侧表面和隔离层之间，以及其中第三栅极结构被布置在第三栅极结构的上表面上。在此示例性地描述的另一实施例可以表征为一种制造半导体器件的方法，包括提供具有第一器件区和第二器件区的衬底；在该衬底内形成隔离结构；在第一器件区内形成第一有源区，以及在第二器件区内形成第二有源区，其中第一和第二有源区由隔离结构限定；以及形成在第一和第二有源区之上延伸的多个栅极结构，以及在第一和第二器件区中形成隔离结构，其中第一有源区的第一部分是鳍形有源区，以及第二有源区包括基本上平坦的有源区，以及其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。在此示例性地描述的另一实施例可以表征为一种制造半导体器件的方法，包括提供具有第一器件区和第二器件区的衬底；在该衬底内形成隔离结构，其中第一器件区中的部分隔离结构具有绝缘材料的第一布置，以及第二器件区中的部分隔离结构具有不同于绝缘材料的第一布置的绝缘材料的第二布置；使第一和第二器件区内的部分隔离结构经受基本上相同的刻蚀条件，以在第一器件区内形成第一有源区，以及在第二器件区内形成第二有源区，其中第一和第二有源区由隔离结构限定，其中第一有源区的第一部分是鳍形有源区，以及第二有源区包括基本上平坦的有源区。附图说明参考附图，通过对其优选示例性实施例的详细描述，将使本专利技术的上述及其他特点和优点变得更明显，其中图1是图示了常规FinFET结构的透视图；图2是图1所示的鳍形有源区的纵向剖面图；图3A是图示了半导体器件的单元区中的有源区布局的一个实施例的平面图；图3B是图示了其中图3A所示的有源区被设为鳍形有源区和基本上平坦有源区的一个实施例的平面图；图4A是图示了半导体器件的核心区中的有源区图形的一个实施例的平面图；图4B是图示了其中图4A所示的有源区被设为双鳍形有源区的一个实施例的平面图；图5A是图示了半导体器件的外围区中的有源区图形的一个实施例的平面图；图5B是图示了其中图5A所示的有源区被设为基本上平坦有源区的一个实施例的平面图；图6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A以及17A是图示了半导体器件的单元区形成方法的一个实施例的剖面图；图6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B以及17B是图示半导体器件的核心区形成方法的一个实施例的剖面图；以及图6C、7C、8本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有第一、第二和第三器件区的衬底；在第一、第二和第三器件区内分别限定第一、第二和第三有源区的隔离层；以及分别在第一、第二和第三有源区上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布 置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面，并被布置在至少一个第二侧表面和隔离层之间，以及　 　其中第三栅极结构被布置在第三栅极结构的上表面上。

【技术特征摘要】
KR 2006-4-6 10-2006-00314891.一种半导体器件，包括具有第一、第二和第三器件区的衬底；在第一、第二和第三器件区内分别限定第一、第二和第三有源区的隔离层；以及分别在第一、第二和第三有源区上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面，并被布置在至少一个第二侧表面和隔离层之间，以及其中第三栅极结构被布置在第三栅极结构的上表面上。2.一种半导体器件，包括衬底，包括第一器件区和第二器件区；衬底内的隔离结构；第一器件区内的第一有源区和第二器件区内的第二有源区，其中第一和第二有源区被隔离结构限定；以及在第一和第二有源区之上延伸的多个栅极结构，以及第一和第二器件区中的隔离结构，其中第一有源区的第一部分是鳍形有源区，以及第二有源区是基本上平坦的有源区，以及其中第一和第二有源区的上表面与隔离结构的上表面基本上共面。3.根据权利要求2的半导体器件，其中在隔离结构和第一有源区之间布置多个栅极结构之一的一部分。4.根据权利要求2的半导体器件，其中第一有源区的第二部分是基本上平坦的有源区。5.根据权利要求2的半导体器件，其中该衬底还包括第三器件区和在第三器件区中限定第三有源区的隔离结构，以及其中该第三有源区是双鳍形有源区。6.一种制造半导体器件的方法，包括在衬底上形成隔离层，该隔离层限定多个有源区；在该衬底上形成第一、第二和第三器件区，该第一、第二以及第三器件区分别包括第一、第二和第三有源区；形成分别在第一、第二和第三有源区之上延伸的第一、第二和第三栅极结构，其中第一栅极结构被布置在第一有源区的至少一个第一侧表面和隔离层之间，其中第二有源区包括上表面和至少一个第二侧表面，该上表面具有在其中限定的沟槽，其中第二栅极结构至少覆盖第二有源区的部分上表面，并被布置在至少一个第二侧表面和隔离层之间，以及其中第三栅极结构被布置在第三栅极结构的上表面上。7.根据权利要求10的方法，其中在衬底上形成隔离层包括在衬底上形成掩模氮化物层；使用该掩模氮化物层作为掩模，在衬底内形成隔离槽；在该隔离槽的侧壁上形成里衬氮化物层；形成掩埋该隔离槽的第一隔离氧化物层；以及使用该掩模氮化物层作为停止层，平整第一隔离氧化物层。8.根据权利要求11的方法，还包括在该衬底和掩模氮化物层之间形成衬垫氧化物层。9.根据权利要求11的方法，还包括在隔离槽的侧壁和里衬氮化物层之间形成里衬氮化物氧化物层。10.根据权利要求11的方法，还包括通过高密度等离子体化学气相淀积(HDP-CVD)形成第一隔离氧化物层。11.根据权利要求11的方法，其中形成第一、第二和第三器件区包括在隔离层上形成光刻胶图形，该光刻胶图形露出部分第一隔离氧化物层、露出掩模氮化物层的第一部分并覆盖掩模氮化物层的第二部分；部分地除去第一隔离氧化物层的露出部分，以露出部分里衬氮化物层；部分地除去掩模氮化物层的第一部分；除去光刻胶图形；除去掩模氮化物层的第一部分和里衬氮化物层的露出部分；以及在第一隔离氧化物层的剩余部分和里衬氮化物层之上，形成第二隔离氧化物层。12.根据权利要求15的方法，其中该光刻胶图形露出第一有源区的第一边缘和邻近于第一有源区的第一边缘的部分隔离层。13.根据权利要求16的方法，其中该光刻胶图形覆盖第一有源区的第二边缘和邻近于第一有源区的第二边缘的部分隔离层。14.根据权利要求15的方法，其中该光刻胶图形覆盖第二有源区和邻近于第二有源区的部分隔离层。15.根据权利要求15的方法，其中该光刻胶图形基本上露出整个第三有源区。16.根据权利要求15的方法，还包括，在除去掩模氮化物层的第一部分和里衬氮化物层的露出部分之前，除去光刻胶图形。17.根据权利要求15的方法，还包括使用磷酸溶液，除去掩模氮化物层的第一部分和里衬氮化物层的露出部分。18.根据权利要求15的方法，还包括使用HDP-CVD工艺形成第二隔离氧化物层。19.根据权利要求15的方法，还包括使用掩模氮化物层的第二部分作为停止层，平整第二隔离氧化物层。20.根据权利要求15的方法，其中形成第一、第二和第三区包括在形成第二...

【专利技术属性】
技术研发人员：姜载禄，吉田诚，张世明，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]