半导体器件及其制造方法技术

本发明专利技术的半导体器件的制造方法中，适当地磨削硅衬底（１）的下表面侧。该情况下，在硅衬底（１）的下表面形成微细且锐角的凹凸（硅的结晶破坏层）。接着，利用湿法刻蚀，对硅衬底（１）的下表面进行台阶差１～５μｍ的粗糙面加工。接着，在硅衬底（１）的下表面形成由环氧类树脂等构成的保护膜（１２）。该情况下，硅衬底（１）的下表面形成台阶差１～５μｍ的粗糙面，所以该粗糙面能够被保护膜１２可靠地覆盖，在硅衬底的下表面不易产生损伤。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
随着电子设备的薄型化，要求半导体器件的薄型化。但是，若过度地减薄晶片状态的半导体衬底，在晶片状态的半导体衬底的表面形成集成电路的所谓半导体制造工艺过程中，半导体衬底会破损。因此，开发出一种在晶片状态的半导体衬底的表面形成集成电路后，对与形成了集成电路的面相反侧的背面进行磨削，从而减薄半导体衬底的厚度的方法。日本专利公开2001-230224号公报公开了这样的以往的半导体器件的制造方法。该前文献公开了以下方法对表面侧形成了集成电路和外部连接电极的晶片状态的半导体衬底的背面进行磨削，在晶片状态的半导体衬底的背面形成由树脂构成的保护膜，在经过了预定的工序后，切断晶片状态的半导体衬底而获得多个半导体器件。可是，在通过上述以往的制造方法获得的半导体器件中，存在以下问题若磨削半导体衬底的背面，在半导体衬底的背面形成微细且锐角的凹凸，即使在这微细且锐角的凹凸面上形成由树脂构成的保护膜，也难以可靠地填充至微细且锐角的凹部的深处，因微细且锐角的凹部的深处没有被保护膜覆盖的原因，有在半导体衬底的背面发生损伤的可能性。
技术实现思路
因此，本专利技术的目的在于，提供一种可以在半导体衬底的背面不易发生损伤的。为了实现上述目的，本专利技术的特征在于，具有背面有台阶差1～5μm的粗糙面的半导体衬底、以及设置在所述半导体衬底的背面上的保护膜。根据本专利技术，由于将半导体衬底的背面形成为台阶差1～5μm的粗糙面，所以可以由保护膜可靠地覆盖该粗糙面，因而在半导体衬底的背面不易发生损伤。附图说明图1是本专利技术的第1实施方式的半导体器件的截面图；图2是在图1所示的半导体器件的制造方法的一例中，最初预备的衬底的截面图；图3是接续图2的工序的截面图；图4是接续图3的工序的截面图；图5是接续图4的工序的截面图；图6是接续图5的工序的截面图；图7是接续图6的工序的截面图；图8是接续图7的工序的截面图；图9是详细地表示图8的A部的局部放大截面图；图10是接续图9的工序的局部放大截面图；图11是接续图10的工序的截面图；图12是接续图11的工序的截面图；图13是由金属形成了保护膜的情况下的接续图10工序的局部放大截面图；图14是本专利技术的第2实施方式的半导体器件的截面图；图15是在图14所示的半导体器件的制造方法的一例中，最初预备的衬底的截面图；图16是接续图15的工序的截面图；图17是接续图16的工序的截面图；图18是接续图17的工序的截面图； 图19是接续图18的工序的截面图；图20是接续图19的工序的截面图；图21是接续图20的工序的截面图；图22是接续图21的工序的截面图；图23是详细地表示图22的B部分的局部放大截面图；图24是接续图23的工序的局部放大截面图；图25是接续图24的工序的截面图；图26是接续图25的工序的截面图。具体实施例方式(第1实施方式)图1表示作为该专利技术的一实施方式的半导体器件的截面图。该半导体器件是一般被称为CSP(chip size package)的半导体器件，具备硅衬底(半导体衬底)1。在硅衬底1的上表面设有预定的功能的集成电路(未图示)，在上表面周边部与集成电路连接而设有由铝类金属等构成的多个连接焊盘2。在除了连接焊盘2的中央部以外的硅衬底1的上表面上设有由氧化硅等构成的绝缘膜3，连接焊盘2的中央部通过设置在绝缘膜3中的开口部4而露出。在绝缘膜3的上表面设有由环氧类树脂或聚酰亚胺类树脂等构成的保护膜5。该情况下，在与绝缘膜3的开口部4对应的部分的保护膜5中设有开口部6。在保护膜5的上表面设有由铜等构成的基底金属层7。在基底金属层7的整个上表面设有由铜构成的布线8。包含基底金属层7的布线8的一端部通过绝缘膜3和保护膜5的开口部4、6连接到连接焊盘2。在布线8的连接焊盘部上表面设有由铜构成的柱状电极9。在包含布线8的保护膜5的上表面设有由环氧类树脂或聚酰亚胺类树脂等构成的密封膜10，使该密封膜10的上表面与柱状电极9的上表面成为一平面。在柱状电极9的上表面设有焊料球11。在硅衬底1的下表面(背面)设有由环氧类树脂或聚酰亚胺类树脂等构成的保护膜12。接着，说明该半导体器件的制造方法的一例。首先，如图2所示，预备如下的衬底在晶片状态的硅衬底(半导体衬底)1上设置由铝类金属等构成的连接焊盘2、由氧化硅等构成的绝缘膜3和由环氧类树脂或聚酰亚胺类树脂等构成的保护膜5，通过形成于绝缘膜3和保护膜5中的开口部4、6而露出连接焊盘2的中央部。该情况下，在晶片状态的硅衬底1的形成各半导体器件的区域，形成预定的功能的集成电路，连接焊盘2分别与形成在对应的区域的集成电路电连接。此外，晶片状态的硅衬底1的厚度形成为比图1所示的硅衬底1的厚度厚一些。再有，在图2中，标号21所示的区域是与切割道(dicing street)对应的区域。接着，如图3所示，在包含通过绝缘膜3和保护膜5的开口部4、6露出的连接焊盘2的上表面的保护膜5的整个上表面上形成基底金属层7。该情况下，基底金属层7可以只是通过无电解电镀形成的铜层，或只是通过溅镀形成的铜层，而且也可以是在通过溅镀形成的钛等的薄膜层上通过溅镀形成铜层的金属层。接着，在基底金属层7的上表面构图形成电镀阻挡膜22。该情况下，在与布线8形成区域对应的部分的电镀阻挡膜22中形成有开口部23。接着，通过将衬底金属膜7作为电镀电流路径进行铜的电解电镀，在电镀阻挡膜22的开口部23内的基底金属层7的上表面形成布线8。接着，将电镀阻挡膜22剥离。接着，如图4所示，在包含布线8的基底金属层7的上表面构图形成电镀阻挡膜24。该情况下，在与柱状电极9形成区域对应的部分的电镀阻挡膜24中形成有开口部25。接着，通过将基底金属层7作为电镀电流路径进行铜的电解电镀，在电镀阻挡膜24的开口部25内的布线8的连接焊盘部上表面形成柱状电极9。接着，将电镀阻挡膜24剥离，接着，将布线8作为掩模而刻蚀除去基底金属层7的不需要的部分，则如图5所示，只在布线8下保留基底金属层7。接着，如图6所示，在包含柱状电极9和布线8的保护膜5的整个上表面上，通过丝网印刷法或旋转涂敷法等，将环氧类树脂或聚酰亚胺类树脂等构成的密封膜10形成为使其厚度比柱状电极9的高度厚。因此，在该状态下，柱状电极9的上表面被密封膜10覆盖。接着，将密封膜10和柱状电极9的上表面侧适当地研磨，如图7所示，使柱状电极9的上表面露出，并且，对包含该露出的柱状电极9的上表面的密封膜10的上表面进行平坦化。这里，将柱状电极9的上表面侧适当地进行研磨是因为，通过电解电镀形成的柱状电极9的高度有偏差，所以消除这种偏差来使柱状电极9的高度均匀。接着，如图8所示，为了减薄硅衬底1的厚度，对硅衬底1的下表面(背面)侧适当地磨削或研磨。这里，若磨削或研磨晶片状态的硅衬底1下表面，如详细地表示图8的A部的局部放大截面图即图9所示，在硅衬底1的下表面形成微细且锐角的凹凸(硅的结晶破坏层)26。这种微细并且锐角的凹凸26成为在硅衬底1的下表面产生损伤的主要原因。因此，接着，使用硝酸-氢氟酸-醋酸的混合溶液或在该混合溶液内添加水的混合溶液进行湿法刻蚀。在这种湿法刻蚀中，用硝酸使硅衬底1的下表面氧化而形成氧化膜，用氢氟酸溶解并除去该氧化膜，用醋酸来控制反应。该情况下，根据混本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：半导体衬底，在表面形成有集成电路，在背面具有台阶差１～５μｍ的粗糙面；以及保护膜，设置在所述半导体衬底的背面上。

【技术特征摘要】
JP 2005-2-21 043738/2005;JP 2005-2-21 043739/20051.一种半导体器件，其特征在于，具有半导体衬底，在表面形成有集成电路，在背面具有台阶差1～5μm的粗糙面；以及保护膜，设置在所述半导体衬底的背面上。2.如权利要求1所述的半导体器件，其特征在于，所述粗糙面具有各自有比较光滑的突面的、多个大致圆弧状的突部。3.如权利要求1所述的半导体器件，其特征在于，所述保护膜由树脂构成。4.如权利要求1所述的半导体器件，其特征在于，所述保护膜由金属构成。5.如权利要求1所述的半导体器件，其特征在于，在所述半导体衬底上设有多个柱状电极，在所述柱状电极的周围的所述半导体衬底的所述表面上设有密封膜。6.如权利要求5所述的半导体器件，其特征在于，在所述柱状电极上设有焊料球。7.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底具有介于所述表面和所述背面的边缘部之间的侧面，所述保护膜从所述半导体衬底的底面延伸到所述半导体衬底的所述侧面而设置。8.如权利要求7所述的半导体器件，其特征在于，在所述半导体衬底上设有多个柱状电极，在所述柱状电极的周围的所述半导体衬底上设有密封膜。9.如权利要求8所述的半导体器件，其特征在于，所述密封膜比所述半导体衬底的所述侧面更延伸到外侧而设置，比所述半导体衬底的所述侧面更延伸到外侧的部分，被设置在所述保护膜的设置于所述半导体衬底的所述侧面的部分上。10.如权利要求9所述的半导体器件，其特征在于，所述密封膜的比所述半导体衬底的所述侧面更延伸到外侧的部分的侧面，与所述保护膜的设置于所述半导体衬底的所述侧面的部分的侧面，形成同一平面。11.一种半导体器件的制造方法，其特征在于，准备在表面形成有半导体集成电路、在所述表面的对置面侧具有背面的半导体衬底；对所述半导体衬底的背面实施加工，从而减薄所述半导体衬底的厚度；将所述半导体衬底...

【专利技术属性】
技术研发人员：若林猛，三原一郎，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP[日本]