【技术实现步骤摘要】
本专利技术涉及到一种半导体器件，更确切地说是涉及到将多个半导体芯片装在一个封装上的多芯片封装半导体器件。说得更具体些，本专利技术涉及到一种技术，该技术将多个存储器例如SRAM(静态随机存取存储器)之类叠置在一个封装上，或是将这些存储器与系统LSI芯片一起叠置在一个封装上。
技术介绍
随着电子设备的复杂化和更加智能化，已在开发多芯片封装(MCP)技术，使在一个半导体封装中制作多个半导体芯片，来实现高密度的安装。在一个半导体封装上安装多个芯片的技术的具体方法，已知有一种方法是将多个芯片平面地布置在一个衬底上，而另一种方法是将多个芯片以层叠的方式叠置起来。关于后者的叠置MCP技术，在对设在待叠置芯片四边的芯片引线端与焊盘进行引线键合时，在这些沿高度方向叠置的芯片间用隔层提供一定的宽度(间隔)。而且，也已公开了将焊盘布置在芯片的两个相邻边并将多个这样的芯片叠置的技术(例如，见专利文献1和2)。特开平-199566号公报(图1)[专利文献2]特开2001-196526号公报(图1)在实现本专利技术的过程中，本专利技术的专利技术者们发现，在制备将多个大容量的SRAM芯片叠...
【技术保护点】
一种含有具备四个边的半导体芯片的半导体器件，包括：电路区；多个地址端，从外部为电路区供给预定地址信号；以及多个数据输入／输出端，对电路区输入或输出数据，其中所述多个数据输入／输出端沿所述半导体芯片的第一边排列 ，其中至少多个地址端之一沿第二边排列，此第二边与第一边共用半导体芯片的一个角，并且其中多个地址端与多个数据输入／输出端都不安排在与第一边相对的第三边和与第二边相对的第四边上。
【技术特征摘要】
JP 2003-1-14 005235/20031.一种含有具备四个边的半导体芯片的半导体器件，包括电路区；多个地址端，从外部为电路区供给预定地址信号；以及多个数据输入/输出端，对电路区输入或输出数据，其中所述多个数据输入/输出端沿所述半导体芯片的第一边排列，其中至少多个地址端之一沿第二边排列，此第二边与第一边共用半导体芯片的一个角，并且其中多个地址端与多个数据输入/输出端都不安排在与第一边相对的第三边和与第二边相对的第四边上。2.如权利要求1的半导体器件，其中对半导体芯片输入或输出外部信号的键合焊盘不安排在第三边或第四边上，并且内部电路的未键合的测试焊盘安排在第三边和第四边上。3.如权利要求1的半导体器件，其中供给电路区工作所需的控制信号和电源的焊盘安排在第一边、第二边上或二者兼有，及供给电路区工作所需的控制信号和电源的焊盘不安排在第三边和第四边上。4.如权利要求1的半导体器件，其中多个数据输入/输出端不安排在第二边上。5.如权利要求4的半导体器件，其中多个地址端不安排在第一边上。6.一种含有多个叠置芯片的半导体器件，叠置的芯片包括第一和第二芯片，其中第一芯片为四角形芯片并含有多个焊盘，焊盘包含多个第一地址端和多个数据输入/输出端，其中多个数据输入/输出端安排在四角形芯片的第一边上，其中多个第一地址端安排在第二边上，所述第二边与第一边共用四角形芯片的一个角，其中多个数据输入/输出端不安排在第二边上，以及其中输入和输出外部信号的键合焊盘不安排在与第一边相对的第三边和与第二边相对的第四边上。7.如权利要求6的半导体器件，其中第一芯片还包含安排在第一边的多个第二地址端，及多个第二地址端的数目少于多个数据输入/输出端的数目。8.如权利要求7的半导体器件，其中多个数据输入/输出端在第一边上安排得彼此靠近成为一组，同时，多个第二地址端也安排得彼此靠近成为一组。9.如权利要求6的半导体器件，其中输入地址信号的键合焊盘不安排在第一边上。10.如权利要求9的半导体器件，其中第一芯片包含存储阵列，所述存储阵列含有多个存储单元，所述存储单元设在多个字线与多个数据线的交点处，及所述多个数据线沿平行于第二边的方向布置。11.如权利要求10的半导体器件，其中第一芯...
【专利技术属性】
技术研发人员：森田贞幸，齐藤良和，
申请(专利权)人：株式会社瑞萨科技，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。