非易失性存储元件的结构制造技术

本发明专利技术公开了一种非挥发性存储元件的结构，由一栅极、一位线以及一字符线所组成，其中位线是由一埋藏扩散导线与位于埋藏扩散导线上的一提高的导体层所组成，栅极则位于位线的提高的导体层之间；而字符线约与位线垂直，且位于栅极上并跨过位线的提高的导体层。而在位线的提高的导体层侧壁还具有一第一间隙壁并且在字符线侧壁还具有一第二间隙壁。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种存储元件的结构，且特别涉及一种非挥发性存储元件的结构。
技术介绍
在超大规模集成电路与极超大规模集成电路中使用接触窗(contact)来连接多层电路结构。在集成电路的发展过程中，当组件尺寸推进至次微米的技术层次，传统的接触窗不但逐渐不敷需求，同时在许多方面还限制的组件的性能。在接触窗面积随组件尺寸缩小的同时，其电阻亦同时随之升高，尤其是当扩散区随组件尺寸缩小时，接触窗与扩散区域的对准则成为一项难题，为了避免接触窗与扩散区域的对准失误造成工艺问题与组件失效，常需预留会降低组件集成度的对准失误的空间，或是维持甚至增加扩散区域的面积，但增加扩散区域的面积会增加基底与扩散区域间的接合电容，因而降低组件速度。
技术实现思路
本专利技术的目的是在于提供一种非挥发性存储元件的结构，可克服接触窗对准失误的问题。本专利技术的另一目的是提供一种非挥发性存储元件的结构，可增加微影工艺的裕度。本专利技术的再一目的是提供一种非挥发性存储元件的结构，以有效提高埋藏扩散导线(buried diffusion line，简称BD line)或区域，进而维持硅基底下的埋藏扩散导线的浅接合(shallow junction)。本专利技术的又一目的是提供一种非挥发性存储元件的结构，以降低位线的片电阻(sheet resistance)。根据上述与其它目的，本专利技术提出一种非挥发性存储元件的结构，包括栅极(gate)、位线(bit line)以及字符线(word line)所组成，其中位线是由一埋藏扩散导线或区域与位于埋藏扩散导线或区域上的一提高的导体层(elevated conductor layer)所组成，栅极则配置于位线提高的导体层之间，其中提高的导体层与埋藏扩散导线或区域电性相连，且被一间隙壁所围绕。而字符线约与位线垂直，且位于栅极上并跨过位线的提高的导体层。本专利技术另外提出一种非挥发性存储元件的结构，包括一基底、具有栅极与埋入式源/漏极的存储单元、位线、字符线以及位于位线和字符线侧壁的间隙壁，其中字符线与栅极例如是多晶硅层。此外，于基底上还有一内层介电层(inter-layer dielectric，简称ILD)覆盖位线以及字符线。而上述各组件的配置是存储单元的栅极位于基底上、埋入式源/漏极位于栅极旁的基底内，而位线与埋入式源/漏极耦接、位线与栅极耦接。另外，本专利技术中位于位线和字符线侧壁的间隙壁材质与内层介电层材质需选用具高选择比的材质，譬如当内层介电层的材质是硼磷硅玻璃(BPSG)时，间隙壁可以是高温氧化物或氮化硅。本专利技术因为采用如多晶硅层提高的导体层，来提高埋藏扩散导线，不但可以维持硅基底下埋藏扩散导线的浅接合，还能够降低位线的片电阻。此外，由于本专利技术的位线包括一高于基底的导体层，所以在配合位于字符线与位线提高的导体层侧壁的间隙壁结构后，因为位线顶部较公知结构更高，故于蚀刻形成接触窗洞时能更快暴露出位线，故能克服接触窗对准失误的问题，进而增加微影工艺的裕度。附图说明图1是本专利技术的一较佳实施例的非挥发性存储元件的俯视图；图2是图1所绘示的非挥发性存储元件的立体示意图；图A至图3D所示是图2中沿III-III’方向的制造流程示意图；图4A至图4C所示是图2中沿IV-IV’方向的制造流程示意图；图5所示是图2中沿V-V’方向的结构示意图。图中标记分别是100基底102，106，122，124介电层104栅极108，116氧化物层110，126间隙壁112埋藏扩散导线114提高的导体层118，120导体层128内层介电层130接触窗 131位线132字符线134接触窗洞具体实施方式为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下在此必须说明的是以下描述的工艺步骤及结构并不包括集成电路的完整工艺。本专利技术可以通过各种集成电路工艺技术来实施，在此仅提及了解本专利技术所需之技术。以下将根据本专利技术附图作详细的说明，附图均为简单的形式，实际上内存组件结构式复杂得多的。图1是本专利技术的一较佳实施例的非挥发性存储元件的俯视图，请参照图1，本专利技术的结构是由数个栅极、数条位线131以及数条字符线132所组成，其中位线132是由一埋藏扩散导线(buried diffusionline，简称BD line)与位于埋藏扩散导线上的一提高的导体层(elevatedconductor layer)所组成(未绘示)，而栅极则是位于位线131的提高的导体层之间的字符线132底下。此外，在图中还包括位于字符线132侧壁的间隙壁126。为简化本图，图中仅显示两条字符线132之间的部分间隙壁126，其可作为蚀刻终止层。当接触窗洞的形成发生对准失误时，间隙壁可防止接触窗洞蚀刻所造成的工艺问题与组件失效。以下将进一步说明本专利技术的结构。图2是依照图1所绘示的非挥发性存储元件的立体示意图，请参照图2，本专利技术的结构是由一基底100上的位线131、位线131间的基底100上的栅极104以及与位线131互相垂直且覆盖于栅极104与部分位线131上的字符线132所组成，其中栅极104譬如是多晶硅层，并且其厚度以约1500埃较佳，而位线131是由一连续的埋藏扩散导线或一连串不连续的扩散区域112与位于埋藏扩散导线112上的一提高的导体层114所组成，其中提高的导体层114例如是多晶硅层，而这层提高的导体层114因为提高了整体的位线131，不但可以维持基底100下埋藏扩散导线112的浅接合(shallow junction)，还能够降低位线131的片电阻(sheet resistance)。此外，于字符线132的提高的导体层114侧壁还可具有间隙壁126结构，所以在搭配位线131中高于基底100的导体层114之后，能够于蚀刻形成接触窗洞134时，较公知结构更快暴露出位线131，并且通过间隙壁126保护接触窗洞134外围组件，而克服接触窗对准失误的问题。字符线132大致上与位线131垂直，举例来说，字符线132可由数层导体层118、120所组成，其中导体层118位于栅极104上并且跨过位线131的提高的导体层114，且导体层118例如是多晶硅层。而位于导体层118上的另一导体层120例如是硅化金属层(Silicide)，以降低字符线132的阻值。此外，字符线132还可包括位于导体层120顶部的一介电层122，其材质例如是氮化硅或二氧化硅。然后，请继续参照图2并配合图3D。图3D所示是图2中沿III-III’方向的剖面图。提高的导体层114侧壁还包括一第一间隙壁110，其材质如高温氧化层(high temperature oxide，简称HTO)。此外，于位线131的提高的导体层114与字符线132的导体层118间还具有一氧化物层116，以隔绝位线131与字符线132。接着，请再参照图2并配合图4C，其中图4C所示是图2中沿IV-IV’方向的剖面图，于字符线132侧壁还具有一第二间隙壁126，其材质例如是氮化硅，此一间隙壁126可用以防止后续蚀刻形成接触窗洞134时，因对准失误造成组件被破坏的情形发生。而于第二间隙壁126与字符线132侧壁之间还具有一层覆盖于位线131的提高的导体层114与基底100上的介电层124，用作介电层126的衬垫与本文档来自技高网...

【技术保护点】
一种非挥发性存储元件的结构，至少包括：　　　　复数个栅极，位于一基底上；　　　　复数条位线，位于该些栅极之间，其中每一位线的结构至少包括：　　　　一埋藏扩散区域，位于该些栅极之间以及该基底的一顶表面下内；　　　　一提高的导体层，位于该些栅极之间，其中该提高的导体层与该埋藏扩散区域电性相连，且被一第一间隙壁所围绕；　　　　复数条字符线，与该些位线垂直，且位于该些栅极上并跨过该些位线的该提高的导体层。

【技术特征摘要】
1.一种非挥发性存储元件的结构，至少包括复数个栅极，位于一基底上；复数条位线，位于该些栅极之间，其中每一位线的结构至少包括一埋藏扩散区域，位于该些栅极之间以及该基底的一顶表面下内；一提高的导体层，位于该些栅极之间，其中该提高的导体层与该埋藏扩散区域电性相连，且被一第一间隙壁所围绕；复数条字符线，与该些位线垂直，且位于该些栅极上并跨过该些位线的该提高的导体层。2.根据权利要求1所述的非挥发性存储元件的结构，其特征在于该提高的导体层包括多晶硅层。3.根据权利要求1所述的非挥发性存储元件的结构，其特征在于该第一间隙壁包括一高温氧化层。4.根据权利要求1所述的非挥发性存储元件的结构，其特征在于该些栅极包括一多晶硅层。5.根据权利要求4所述的非挥发性存储元件的结构，其特征在于该多晶硅层的厚度为1500埃。6.根据权利要求1所述的非挥发性存储元件的结构，其特征在于该字符线包括一多晶硅层；一硅化钨层，位于该多晶硅层上。7.根据权利要求1所述的非挥发性存储元件的结构，其特征在于更包括一第二间隙壁，位于该些字符线的侧壁。8.根据权利要求7所述的非挥发性存储元件的结构，其特征在于该第二间隙壁包括氮化硅层。9.根据权利要求7所述的非挥发性存储元件的结构，其特征在于更包括一内层介电层，覆盖该些字符线以及该些位线；一接触窗，贯穿...

【专利技术属性】
技术研发人员：林春荣，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]