【技术实现步骤摘要】
本专利技术涉及半导体制造工艺,特别是有关于,由不同选择比的研浆进行多步骤的平坦化制造过程,以快速地在晶圆的浅沟渠隔离形成均匀化的构形。
技术介绍
随着半导体制造工艺的微细化,组件的高性能及高度集成化的要求越来越高,使得平坦化工艺中组件表面结构的平整性格外重要。特别是在浅沟渠隔离制程中,经常利用化学机械研磨(Chemical Mechanical Polishing,CMP)进行介电层的研磨制程。如图1和图2所示,是传统的制造流程剖面图。首先在图1中,在基材100上依序形成垫氧化层102与氮化硅层104,且在基材100中形成浅沟渠106。随后在基材100与浅沟渠106中,使用化学气相沉积法(CVD)形成氧化硅层110。然后在图2中,进行单一研磨制程,利用高选择比的研浆,直接以化学机械研磨(CMP)法去除高于氮化硅层104的氧化硅层110。在图3中,以热磷酸去除氮化硅层104,最后使用氢氟酸水溶液去除垫氧化层102,以在浅沟渠106中形成氧化硅插塞112。由于化学机械研磨制程是利用高选择比的研浆,由单一制程步骤研磨氧化硅层110,实验结果显示,在晶粒区域114以外 ...
【技术保护点】
一种浅沟渠隔离的平坦化方法,至少包含下列步骤:提供一基材;依序在该基材上形成垫氧化层及掩膜层;在该垫氧化层及该掩膜层中形成开口,并且暴露出该基材;蚀刻暴露的该基材,以在该基材中形成沟渠;在该基材的该沟 渠中形成介电层,且所述介电层高于该掩膜层;进行第一平坦化步骤,由第一研浆移除一部份的该介电层,并暴露出该掩膜层;进行第二平坦化步骤,由第二研浆移除另一部份的该介电层及一部份的该掩膜层,其中该第一平坦化步骤的移除速率高于该第二 平坦化步骤;移除另一部份的该掩膜层;以及移除该垫氧化层。
【技术特征摘要】
1.一种浅沟渠隔离的平坦化方法,至少包含下列步骤提供一基材;依序在该基材上形成垫氧化层及掩膜层;在该垫氧化层及该掩膜层中形成开口,并且暴露出该基材;蚀刻暴露的该基材,以在该基材中形成沟渠;在该基材的该沟渠中形成介电层,且所述介电层高于该掩膜层;进行第一平坦化步骤,由第一研浆移除一部份的该介电层,并暴露出该掩膜层;进行第二平坦化步骤,由第二研浆移除另一部份的该介电层及一部份的该掩膜层,其中该第一平坦化步骤的移除速率高于该第二平坦化步骤;移除另一部份的该掩膜层;以及移除该垫氧化层。2.一种浅沟渠隔离的平坦化方法,至少包含下列步骤依序形成垫氧化层及掩膜层在一基材上;在该垫氧化层及该掩膜层中形成开口,并且暴露出该基材;蚀刻暴露的该基材,以在该基材中形成沟渠;在该基材的该沟渠中形成介电层,且该介电层高于该掩膜层;进行第一平坦化步骤,由第一研浆移除一部份的该介电层,并曝露出该掩膜层;进行第二平坦化步骤,由第二研浆移除另一部份的该介电层及一部份的该掩膜层,其中该第一研浆的该介电层/该掩膜层的选择比小于该第...
【专利技术属性】
技术研发人员:曾同庆,章勋明,杨礼嘉,侯全评,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。