具有拾取结构的半导体存储器件制造技术

一种半导体存储器件，包括：第一晶体管区，其被第一类型掺杂剂掺杂，以便具有多个第二类型晶体管；第二晶体管区，其被第二类型掺杂剂掺杂，以便具有多个第一类型晶体管；第一保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂；以及第二保护环区，其被第一和第二晶体管区之间的第二类型掺杂剂掺杂，其中，第二保护环区在从第一晶体管区到第二晶体管区的方向上和第一保护环区平行分布。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器件，尤其涉及如何设计半导体存储器件中的保护环区，以便有效地降低整个半导体存储器件的面积。
技术介绍
典型的半导体存储器件具有多个N信道金属氧化物半导体(NMOS)晶体管和多个P信道金属氧化物半导体(PMOS)晶体管。每个金属氧化物半导体(MOS)晶体管都具有四个端，即源极、漏极、栅极和基体。其中，基体通常形成阱区。阱区的掺杂剂浓度比源极或漏极的掺杂剂浓度大约低1/10000或1/1000000倍。一般地，PMOS晶体管形成于一个N阱区中，NMOS晶体管形成于一个P阱区中。为防止MOS晶体管出现操作错误，N阱区和P阱区分别采用适当的偏压(典型地，适当的偏压称为体偏压(bulk bias))通常，N阱区采用接地电压VSS或反馈偏压VBB。另外，P阱区采用高电平供电电压VPP。其中，高电平供电电压VPP的电压电平高于供电电压VDD。同时，为将体偏压提供给N阱区或P阱区，N阱区或P阱区应连接到一个导体。然而，如果导电性强的导体，例如金属，连接到N阱区或P阱区，则接触电阻会非常大。因此，接触电阻大导致MOS晶体管不能正常工作。因此，阱区(P阱区或N阱区)的一侧本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：第一晶体管区，其被第一类型掺杂剂掺杂，以便具有多个第二类型晶体管；第二晶体管区，其被第二类型掺杂剂掺杂，以便具有多个第一类型晶体管；第一保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺 杂；以及第二保护环区，其被第一和第二晶体管区之间的第二类型掺杂剂掺杂，其中，第二保护环区在从第一晶体管区到第二晶体管区的方向上和第一保护环区平行分布。

【技术特征摘要】
KR 2003-6-24 10-2003-0040992;KR 2003-10-31 10-20031.一种半导体存储器件，包括第一晶体管区，其被第一类型掺杂剂掺杂，以便具有多个第二类型晶体管；第二晶体管区，其被第二类型掺杂剂掺杂，以便具有多个第一类型晶体管；第一保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂；以及第二保护环区，其被第一和第二晶体管区之间的第二类型掺杂剂掺杂，其中，第二保护环区在从第一晶体管区到第二晶体管区的方向上和第一保护环区平行分布。2.如权利要求1所述的半导体存储器件，还包括第三保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂，且在从第一晶体管区到第二晶体管区的方向上和第二保护环区平行分布。3.如权利要...

【专利技术属性】
技术研发人员：朴炳权，朴敬旭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]