本发明专利技术涉及一种基于纵向双势垒共振隧穿结构的量子点存储器，属于半导体器件设计领域，该量子点存储器基本结构由在Ｓｉ衬底上依次外延生长的多层结构和源、漏电极组成，其特征在于，该多层结构主要由控制栅极、控制氧化层、量子点浮栅层、双势垒共振隧穿层和ＳｉＧｅ沟道构成。本发明专利技术最主要的特点是隧穿势垒通过双异质结实现，可以实现结晶完美的双势垒隧穿层，可以在较大的隧穿层厚度的条件下，解决传统非挥发存储器中读写速度、编程电压和数据保存时间之间的矛盾，能够在保证读写速度和数据保存时间的同时降低编程电压，从而降低功耗。
【技术实现步骤摘要】
本专利技术属于半导体器件设计领域，特别涉及量子点存储器的结构设计。
技术介绍
存储器是半导体器件中十分重要的一类器件，而非挥发存储器，尤其是FlashMemory(闪存)更是发展迅速，具有极其广泛的应用领域，包括从移动电话、MP3播放器到数码相机、掌上电脑等几乎所有的便携式数码产品。作为存储器中十分重要的一类产品，非挥发存储器正向高密度、高速和低功耗的方向发展。目前这类非挥发存储器主要采用多晶硅浮栅结构，是Si衬底上外延生长如图1所示的多层结构和源极11、漏极12组成，该多层结构由控制栅极16、控制氧化层15、多晶硅浮栅14、Si沟道17、隧穿氧化层13构成。上述存储器是通过电子在Si沟道17和多晶硅浮栅14之间的转移进行信息的存储和读取。电子由于受到漏端强电场的加速作用，能量超过Si/SiO2势垒(3.2eV)，进入浮栅。浮栅中的电荷对晶体管的阈值电压进行调制，通过改变阈值电压存储信息。最近也有采用纳米晶代替传统浮栅进行电荷存储的技术出现。但是，总体来看，现有技术都是采用隧穿氧化层(SiO2薄膜)作为电荷存储介质和沟道之间的隔离层，载流子通过热电子注入或隧穿SiO2薄膜在浮栅和沟道之间转移。由于信息技术发展提出的高密度、高速的要求，集成电路尺寸进一步缩小，隧穿氧化层的厚度逐渐减小，目前已经达到1nm的水平。从薄膜制备技术的角度来说，淀积均匀、致密的大面积的SiO2薄膜是非常困难的，而存储器的稳定性、寿命、速度以及存储时间则要求质量极高的SiO2薄膜。为了解决这一问题，也出现了SONOS和High-K介质等解决方案，但这些只是采用另外一种介质来代替原来的SiO2薄膜，仍然不能从根本上解决上述问题。
技术实现思路
本专利技术的目的在于提供一种基于纵向双势垒共振隧穿结构的新型量子点存储器。采用一种纵向的双势垒共振隧穿结构代替传统非挥发存储器中的隧穿氧化层(SiO2薄膜)，因此从根本上解决了已有技术的隧穿氧化层厚度减小时所遇到的问题。本专利技术提供的一种基于纵向双势垒共振隧穿结构的量子点存储器，该量子点存储器的结构为在Si衬底上外延依次生长的多层结构，其特征在于，该存储器要由源极、漏极、控制栅极、量子点浮栅层、SiGe沟道、双势垒共振隧穿层和控制氧化层构成。上述的双势垒共振隧穿层可为由交替生长的SiGe与Si层构成的多层异质结构。上述量子点浮栅可为用S-K生长模式自组织生长的SiGe量子点。本专利技术还可采用类似于上述交替生长的SiGe与Si双势垒结构的其他材料体系构成的异质结作为双势垒结构代替传统非挥发存储器中的隧穿氧化层(SiO2薄膜)。本专利技术的技术特点在于采用一种纵向的双势垒共振隧穿结构代替传统非挥发存储器中的隧穿氧化层(SiO2薄膜)采用S-K生长模式自组织生长的SiGe量子点代替传统存储器中的多晶硅浮栅作为电荷存储的结点。由于在单晶SiGe沟道上制备共振隧穿结构是单晶外延的技术，可以得到完美的单晶结构，从而可以在较大的隧穿层厚度的条件下，解决传统非挥发存储器中读写速度、编程电压和数据保存时间之间的矛盾，能够在保证读写速度和数据保存时间的同时降低编程电压，从而降低功耗。附图说明图1为传统浮栅结构非挥发存储器的结构示意图；图2为基于纵向双势垒共振隧穿结构的量子点存储器的结构示意图。具体实施例方式本专利技术提出的基于纵向双势垒共振隧穿结构的量子点存储器结合附图及实施例详细说明如下本专利技术在N-Si衬底上外延生长的多层结构如图2所示，主要由控制栅极26、控制氧化层25、SiGe量子点层24、SiGe/Si/SiGe/Si双势垒共振隧穿层23和SiGe沟道层27构成，在SiGe沟道两侧是源电极21和漏电极22。本实施例采用如下工艺制作本实施例中的上述的量子点存储器是在N-Si衬底上外延生长应变SiGe沟道层27，然后在沟道上外延生长Si0.5Ge0.5(2nm)/Si(3nm)/Si0.5Ge0.5(2nm)/Si(3nm)的双势垒共振隧穿叠层结构，再在该双势垒共振隧穿叠层结构上用S-K生长模式自组织生长SiGe量子点层，本实施例的量子点尺寸约为40nm，面密度约为1011cm-2，最后在SiGe量子点层上淀积20nm的控制氧化层。在上述结构上通过光刻、离子注入制作源、漏和栅极。当本实施例结构在栅极加负偏压时，SiGe沟道反型，同时，空穴通过Si0.5Ge0.5(2nm)/Si(3nm)/Si0.5Ge0.5(2nm)/Si(3nm)双势垒(势垒高度为0.3eV)隧穿到上层的SiGe量子点，由于量子点对空穴的限制作用，空穴将保存在SiGe量子点中，通过其中保存的电荷的镜像电场对沟道开启的阈值电压进行调制，从而实现信息的读写操作。本专利技术最主要的特点是隧穿势垒通过双异质结实现，可以实现结晶完美的双势垒隧穿层，可以在较大的隧穿层厚度的条件下，解决传统非挥发存储器中读写速度、编程电压和数据保存时间之间的矛盾，能够在保证读写速度和数据保存时间的同时降低编程电压，从而降低功耗。权利要求1.一种基于纵向双势垒共振隧穿结构的量子点存储器，该量子点存储器基本结构由在Si衬底上依次外延生长的多层结构和源、漏电极组成，其特征在于，该多层结构主要由控制栅极、控制氧化层、量子点浮栅层、双势垒共振隧穿层和SiGe沟道构成。2.如权利要求1所述的量子点存储器，其特征在于，所述的双势垒共振隧穿层为由交替生长的SiGe与Si层构成的多层异质结构。3.如权利要求1所述的量子点存储器，其特征在于，所述量子点浮栅为用S-K生长模式自组织生长的SiGe量子点。全文摘要本专利技术涉及一种基于纵向双势垒共振隧穿结构的量子点存储器，属于半导体器件设计领域，该量子点存储器基本结构由在Si衬底上依次外延生长的多层结构和源、漏电极组成，其特征在于，该多层结构主要由控制栅极、控制氧化层、量子点浮栅层、双势垒共振隧穿层和SiGe沟道构成。本专利技术最主要的特点是隧穿势垒通过双异质结实现，可以实现结晶完美的双势垒隧穿层，可以在较大的隧穿层厚度的条件下，解决传统非挥发存储器中读写速度、编程电压和数据保存时间之间的矛盾，能够在保证读写速度和数据保存时间的同时降低编程电压，从而降低功耗。文档编号H01L27/10GK1604331SQ20041009112公开日2005年4月6日 申请日期2004年11月19日 优先权日2004年11月19日专利技术者邓宁, 陈培毅, 潘立阳, 张磊, 魏榕山 申请人:清华大学本文档来自技高网...
【技术保护点】
一种基于纵向双势垒共振隧穿结构的量子点存储器，该量子点存储器基本结构由在Ｓｉ衬底上依次外延生长的多层结构和源、漏电极组成，其特征在于，该多层结构主要由控制栅极、控制氧化层、量子点浮栅层、双势垒共振隧穿层和ＳｉＧｅ沟道构成。
【技术特征摘要】
【专利技术属性】
技术研发人员：邓宁，陈培毅，潘立阳，张磊，魏榕山，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。