【技术实现步骤摘要】
本专利技术涉及半导体器件，特别是涉及用于驱动倒相器等功率器件的功率器件驱动装置。
技术介绍
功率器件具备串联连接的第1和第2 N沟道绝缘栅型双极晶体管(IGBT)和功率器件驱动装置。第1 IGBT的集电极电极与主电源连接，第2 IGBT的发射极电极与接地电位连接。第1 IGBT的发射极电极和第2 IGBT的集电极电极与负载连接。为了保护第1和第2 IGBT免受负载引起的反电动势的破坏，自由工作二极管分别与第1和第2 IGBT反向并联连接。功率器件驱动装置包含用于控制第1 IGBT的高压侧驱动部和用于控制第2 IGBT的低压侧驱动部。另外，功率器件驱动装置具备与第1 IGBT的发射极电极连接的VS端子；经电容器与第1 IGBT的发射极电极连接的VB端子；与第1 IGBT的控制电极连接的HO端子；与第2IGBT的发射极电极连接的COM端子；经电容器与第2 IGBT的发射极电极连接的VCC端子；与第2 IGBT的控制电极连接的LO端子；以及GND端子。这里，VS是构成高压侧驱动部的基准电位的高压侧浮动偏移电压。VB是构成高压侧驱动部的电源的高压侧浮动供给绝对电压，它...
【技术保护点】
一种半导体器件，它是用于驱动具有第１电极、第２电极和控制电极的开关器件的半导体器件，其特征在于：具备：与上述第１电极连接的第１端子；经电容性元件与上述第１电极连接的第２端子；第１导电类型的半导体衬底； 在上述半导体衬底的主表面内形成的第２导电类型的第１杂质区；在上述第１杂质区的主表面内形成的上述第１导电类型的第２杂质区；具有在上述第２杂质区的主表面内形成的、与上述第１端子连接的上述第２导电类型的源／漏区的第１晶体管； 具有在上述第１杂质区的主表面内形成的、...
【技术特征摘要】
JP 2003-3-27 87822/031.一种半导体器件，它是用于驱动具有第1电极、第2电极和控制电极的开关器件的半导体器件，其特征在于具备与上述第1电极连接的第1端子；经电容性元件与上述第1电极连接的第2端子；第1导电类型的半导体衬底；在上述半导体衬底的主表面内形成的第2导电类型的第1杂质区；在上述第1杂质区的主表面内形成的上述第1导电类型的第2杂质区；具有在上述第2杂质区的主表面内形成的、与上述第1端子连接的上述第2导电类型的源/漏区的第1晶体管；具有在上述第1杂质区的主表面内形成的、与上述第2端子连接的上述第1导电类型的源/漏区的第2晶体管；以及在上述第1杂质区的上述主表面内形成的、与上述第1端子连接的上述第1导电类型的第3杂质区和在上述第1杂质区的上述主表面内形成的、与上述第2端子连接的上述第2导电类型的第4杂质区中的至少一方。2.如权利要求1所述的半导体器件，其特征在于上述第3杂质区与上述第2杂质区相接，并且连续地或断续地包围上述第2杂质区而形成。3.如权利要求1所述的半导体器件，其特征在于还具备在上述第1杂质区的上述主表面内形成的、与上述第1端子连接的上述第1导电类型的第5杂质区。4.如权利要求3所述的半导体器件，其特征在于还具备与上述第1杂质区相接在上述半导体衬底的上述主表面内形成的上述第1导电类型的隔离区，上述第5杂质区在上述隔离区与上述第2杂质区之间连续地或断续地包围上述第2杂质区而形成。5.如权利要求1所述的半导体器件，其特征在于还具备在上述第1杂质区的上述主表面内形成的、与上述第1或第2端子连接的上述第1导电类型的第5杂质区；贯通上述第5杂质区在上述第1杂质区的上述主表面内形成的沟槽；以及在对上述沟槽的壁面进行限定的部分的上述第1杂质区内形成的、与上述第1或第2端子连接的上述第1导电类型的第6杂质区。6.如权利要求5所述的半导体器件，其特征在于还具备与上述第1杂质区相接在上述半导体衬底的上述主表面内形成的上述第1导电类型的隔离区，上述第5和第6杂质区在上述隔离区与上述第2杂质区之间连续地或断续地包围上述第2杂质区而形成。7.如权利要求1所述的半导体器件，其特征在于还具备与上述第1杂质区相接在上述半导体衬底的上述主表面内形成的上述第1导电类型的隔离区，上述第4杂质区在上述隔离区与上述第2杂质区之间连续地或断续地包围上述第2杂质区而形成。8.一种半导体器件，它是用于驱动具有第1电极、第2电极和控制电极的开关器件的半导体器件，其特征在于具备与上述第1电极连接的第1端子；经电容性元件与上述第1电极连接的第2端子；第1导电类型的半导体衬底；在上述半导体衬底的主表面内形成的第2导电类型的第1杂质区；在上述第1杂质区的主表面内形成的上述第1导电类型的第2杂质区；具有在上述第2杂质区的主表面内形成的、与上述第1端子连接的上述第2导电类型的源/漏区的第1晶体管；具有在上述第1杂质区的主表面内形成的、与上述第2端子连接的上述第1导电类型的源/漏区的第2晶体管；以及在上述第1杂质区的上述主表面内形成的、与上述第1端子连接的上述第1导电类型的第3杂质区和在上述第1杂质区的上述主表面内形成的、与上述第2端子连接的上述第1导电类型的第4杂质区中的至少一方。9.如权利要求8所述的半导体器件，其特征在于还具备与上述第1杂质区相接在上述半导体衬底的主表面内形成的上述第1导电类型的隔离区，上述第4杂质区在上述隔离区与上述第2杂质区之间连续地或断续地包围上述第2杂质区而形成。10.一种半导体器件，它是用于驱动具有第1电极、第2电极和控制电极的开关器件的半导体器件，其特征在于具备与上述第1电极连接的第1端子；经电容性元件与上述第1电极连接的第2端子；第1导电类型的半导体衬底；在上述半导体衬底的主表面内形成的第2导电类型的第1杂质区；在上述第1杂质区的主表面内形成的上述第1导电类型的第2杂质区；具有在上述第2杂质区的主表面内形成的、与上述第1端子连接的上述第2导电类型的源/漏区的第1晶体管；具有在上述第1杂质区的主表面内形成的、与上述第2端子连接的上述第1导电类型的源/漏区的第2晶体管；在上述第1杂质区的上述主表面内形成的、与上述第1或第2端子连接的上述第1导电类型的第3杂质区；贯通上述第3杂质区在上述第1杂质区的上述主表面内形成的沟槽；以及在对上述沟槽的壁面进行限定的部分的上述第1杂质区内...
【专利技术属性】
技术研发人员：幡手一成，秋山肇，清水和宏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。