具备电感器的半导体装置制造方法及图纸

提供一种减低因电感器引起的干扰并高性能化的装载高频电路的半导体装置。半导体装置具备：调制电路，用来通过基带信号对载波进行调制并输出ＲＦ信号；解调电路，用来采用载波对ＲＦ信号进行解调并获得基带信号；局部振荡电路，用来生成上述载波；在这种半导体装置中，使用具有闭合布线的电感器。采用闭合布线，来减低通过互感而产生的干扰。例如，在对调制电路使用电感器（６１、６２）时，在包围电感器的外围配置闭合布线（６３）。

【技术实现步骤摘要】

本专利技术涉及一种具备电感器的半导体装置，特别涉及到适合使用于无线通信装置的高频电路中的半导体装置。
技术介绍
在对涉及到GHz带附近的高频率信号进行处理的电路中使用的电感器，因为其电感较小，所以可以装载到半导体装置中。这种情况下，因为在微小的半导体装置内部接近于电感器配置其他的电感器和布线等，所以人们提出数个减低由电感器而引起的干扰的方案。例如，下述集成电路示例已公示在专利文献1中，该集成电路的目的为，减轻由形成于半导体衬底上面的电感器感应的涡电流以及对半导体衬底内部的串扰，并且在电感器下部的半导体衬底中嵌入高浓度且导电性较高的长条的井区。另外，下述示例已公示在非专利文献1中，该示例的目的为减少由2个电感器间的互感而产生的干扰，并如图13所示采用接地且宽幅的布线7、9来分别包围具有输入端子6、10的电感器5、8。还有，非专利文献2对于产生于电感器外围的磁场影响的原理，使用毕奥-萨瓦特定律进行了说明。另外，非专利文献3对于使用电感器的振荡电路频率因其他电感器的影响而变化的牵引现象，进行了说明。专利文献1特开2003-249555号公报非专利文献1泰利斯·布勒莱克(Tallis Blalack)另2名，「片内·RF分离·技术(On-Chip RF Isolation Techniques)」，(美国)，电气和电子工程师学会·双级/BiCMOS电路及技术会议2002·会报(IEEE BCTM 2002 proceedings)，2002年，p.205-211非专利文献2熊谷宽夫，另1名著，「朝仓物理学讲座5 电磁学」，朝仓书店，1965年，p.146非专利文献3贝萨德·拉萨维(Behzad Razavi)著，「RF微电子技术」，丸善株式会社，2002年，p.247电感器是构成电路的基本的无源器件之一，广泛使用于振荡电路、滤波器、匹配电路及变压器等中，但是由于在一般制造方法的半导体装置中难以得到较大的电感，因而较少使用。但是，在由半导体装置来构成安装于移动无线终端等中、用来对较高频率进行处理的高频电路时，由于高频电路所需要的电感值较小，因而可以采用半导体装置的布线技术按实际应用的面积来形成电感器，并能够使用多个电感器。由于具备电感器，因而可以将振荡器、滤波器、匹配电路及调制电路等集成到1个半导体装置之中，能够使半导体装置得以多功能化。这样一来，例如在移动无线终端中能实现以下述高频电路为单一半导体装置来构成的RF-IC(Radio Frequency-Integrated Circuit)，上述高频电路包括调制电路，用来对基带信号进行调制来获得无线电频率的无线信号(下面，称为「RF信号」)；解调电路，用来进行其相反的处理；局部振荡电路，用来生成调制解调所使用的载波。半导体装置的集成度因低成本化而逐年增加，并且与此相伴将多个电感器配置到同一半导体装置内。因此，在半导体装置内电感器和电路接近配置，电感器和电感器之间的信号干扰以及电感器和布线之间的干扰成为问题。若在半导体装置内发生信号干扰，则招致电路的错误动作、不需要的噪声输出以及输入灵敏度的恶化。尤其是，在包含RF-IC的无线通信电路中，由于在载波或接收信号和输出信号之间信号强度差异较大，因而例如在发生载波的局部振荡电路和RF信号之间需要-70dB左右的大的隔离器。特别是，在不经向中频频率的变换而直接将基带信号变换成无线电频率的直接转换方式的RF-IC时，很多情况下局部振荡信号和RF信号的频率几乎相等，或者说接近于倍增比。因此，若在局部振荡信号和RF信号之间存在干扰，则发生严重的相互调制失真和无用波泄漏。通过滤波器来改善因一次干扰而引起相互调制失真后的信号，却由于在与希望的信号相同的频带内存在干扰信号成分，因而是较为困难的。另外，在由寄生元件形成干扰的路径时，不能在路径的中途插入用来阻断干扰的元件。因而，需要减低下述干扰的技术，该干扰是由产生于半导体装置内的电路间信号泄漏而引起的。如上所述，在专利文献1中公示出对通过半导体衬底所传输的干扰信号进行阻断的技术。但是，采用该技术，却不能抑制由电感器发生的互感的影响。互感是因2个电感器和电感器之间的磁场变化而产生的。若给电感器输入高频信号，则产生交流的磁场，在外围的电感器和布线上产生感应电动势。感应电动势产生的感应电流流动到原本被绝缘的电路和电路之间成为无用的干扰信号，并产生问题。因此，互感越大，越是增加干扰量。产生于电感器外围的磁场影响如非专利文献2所示，是根据毕奥-萨瓦特定律随着增加观测点和电感器之间的距离予以减少的。因而，在电感器的周围设置布线禁止区域，将受到干扰的电感器和布线分离，也是以往一直采取的方案。但是，采用该方法，因禁止区域占有面积，因此成为集成度提高和面积缩小的阻碍。因此，需要阻止由通过电感器产生的磁场变动而引起的信号传输。其一般的方法为采用导电性的板和壳子包围电感器。在构成半导体装置时，考虑采用由布线层构成的导电性板来包围上下或单侧的构造。但是，对于标准的半导体装置而言，布线层间的间隔非常狭小，采用该构造将在电感器和导电性板之间产生较大的寄生电容。为此，电感器和寄生电容的总阻抗变为电容性，难以获得希望的电感。图13所示、采用由布线层构成且接地的宽幅布线来包围电感器周围的非专利文献1所述的方法，可以作为减少因互感而引起的干扰的技术加以使用。但是，采用该方法存在2点问题所在。第1为，需要进行理想的接地以便接地布线7、9不出现电位的变动。在半导体装置的情况下，由于存在接合线等的寄生元件，因而难以在较宽阔的频率范围内降低接地布线的阻抗。因而，在接地布线中也发生具有电压振幅的信号。再者，因为接地布线是电路间的通用端子，所以由其它电路发生的信号易于干扰到电感器。第2问题所在为，若为了使接地布线接近理想的接地状态，将较宽大面积的布线配置到周围，则对半导体衬底产生寄生电容。因此，发生于接地布线中的感应电流不易流动，使利用感应电流的干扰减少效果下降。在非专利文献1中，根据对传输到半导体衬底的信号量进行测定的状况，分别设置用来包围2个电感器的接地布线并进行绝缘，但是在使用于半导体装置中时从端子数量的限制和电路的稳定动作方面出发，却难以对接地布线进行绝缘。若为了降低阻抗，采用宽幅的布线来构成，则产生面积有所增大使电路的集成度恶化的问题。
技术实现思路
本专利技术的目的在于提供一种减低由电感器而引起的干扰的高性能化的装载高频电路的半导体装置。用来达到上述目的的本专利技术的半导体装置，其特征为，具备第1电路，用来通过第1信号对载波进行调制，输出与第1信号相比频率更高的第2信号；第2电路，用来采用上述载波对第3信号进行解调，输出与上述第3信号相比频率更低的第4信号；第3电路，用来生成上述载波；上述第1、第2或第3电路的至少一个至少具有1个电感器，上述至少1个电感器具备用来包围上述至少1个电感器的闭合布线。由于采用闭合布线来包围电感器，因而如同下面所详细说明的那样，能减低通过互感产生的干扰。上述第1、第2及第3电路分别作为如调制电路、解调电路及局部振荡电路来实现，并且在包括它们在内构成高频电路的高频电路内部具备电感器。即使高频电路集成到1个半导体装置中，并且各个电路接近配置，也能减低电路间的干扰，因此可以使装载于半导体装置中本文档来自技高网...

【技术保护点】
一种半导体装置，其特征为，具备：第１电路，用来通过第１信号对载波进行调制，输出比第１信号频率高的第２信号；第２电路，用来采用上述载波对第３信号进行解调，输出比上述第３信号频率低的第４信号；第３电路，用来生成上 述载波；上述第１、第２或第３电路的至少一个至少具有１个电感器，上述至少１个电感器具备用来包围上述至少１个电感器的闭合布线。

【技术特征摘要】
JP 2004-8-20 240569/20041.一种半导体装置，其特征为，具备第1电路，用来通过第1信号对载波进行调制，输出比第1信号频率高的第2信号；第2电路，用来采用上述载波对第3信号进行解调，输出比上述第3信号频率低的第4信号；第3电路，用来生成上述载波；上述第1、第2或第3电路的至少一个至少具有1个电感器，上述至少1个电感器具备用来包围上述至少1个电感器的闭合布线。2.根据权利要求1所述的半导体装置，其特征为，上述至少1个电感器和上述闭合布线形成于半导体衬底上的同一绝缘层中。3.根据权利要求1所述的半导体装置，其特征为，上述闭合布线作为用来流动直流电流的布线使用。4.根据权利要求1所述的半导体装置，其特征为，上述至少1个电感器还具备将上述至少1个电感器包围的别的闭合布线。5.根据权利要求1所述的半导体装置，其特征为，上述闭合布线形成多卷数的螺旋形状。6.根据权利要求1所述的半导体装置，其特征为，在由上述闭合布线包围的内部除上述至少1个电感器之外，还至少配置1个...

【专利技术属性】
技术研发人员：白水信弘，中村宝弘，增田彻，笠信博，森博志，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]