电阻电路制造技术

为了提供稳定的电阻电路，多晶硅电阻器覆盖有连接到电阻电路的其中一端的金属布线，并且由于金属布线和电阻器之间的合成电势差引起的电阻的变化通过逐渐改变组成电阻电路的各个电阻器的低浓度杂质区和高浓度杂质区的长度而被消除。

【技术实现步骤摘要】

本专利技术涉及一种包括由多晶硅制成的电阻电路的半导体集成电路。
技术介绍
在半导体集成电路中，主要使用以下两种电阻器扩散型电阻器，其由单晶硅制成并且该单晶硅扩散有与半导体衬底的导电性相反的杂质，和多晶硅电阻器，其由扩散了杂质的多晶硅制成。在这两者当中，由于多晶硅电阻器的优势，例如，因为绝缘膜包围着电阻器因此漏电流小，以及由于在晶粒间界存在缺陷，因此可以获得高电阻，所以它广泛用于半导体集成电路。图2A和2B示出了一种普通的多晶硅电阻电路。(例如，参考JP2002-76281A.)。图2A是电阻电路的平面示意图，以及图2B是沿图2A的A-A′线的截面图。多晶硅电阻器的形成包括向利用LPCVD等方法淀积在绝缘膜上的多晶硅薄膜注入P-型或N-型杂质；以及采用光刻工艺将生成物处理成电阻器形状。为了确定多晶硅电阻器的电阻器率要进行杂质注入。根据所需的电阻，P-型或N-型杂质的浓度范围为1×1017/cm3～1×1020/cm3。进一步，接触孔和金属布线设置在电阻器两侧的每个端子内以引出其中的电势。为获得多晶硅膜和端子处的金属布线之间的良好的欧姆接触，高浓度1×1020/cm3或更高浓度的杂质扩散到形成电阻器端子的多晶硅膜的一部分内。因此，就构造一种图3所示的电阻电路来说，使用多晶硅的电阻器由形成在位于半导体衬底1上的绝缘膜2上的多晶硅膜3形成，并且该多晶硅膜由低浓度杂质区4和高浓度杂质区5组成，如图2A的平面示意图和图2B的截面示意图所示。端子D(104)的电势通过穿过位于高浓度杂质区5上的接触孔6的金属布线7从端子A(101)处被引出。进一步，在图2A中，在连接到位于电阻器两侧上的各个接触孔上的两个金属布线之间，一个金属电极形成以便覆盖多晶硅膜3内的低浓度杂质区4。形成这样的结构有两个原因。第一个原因是为了获得多晶硅电阻器的稳定性。因为多晶硅是一种半导体，当其上形成布线或电极时，由于布线或电极的电势和多晶硅电阻器的电势之间的相对关系，在多晶硅中会产生耗尽或积累，从而改变电阻器的电阻值。特别地，就扩散了P-型杂质的多晶硅来说，当与多晶硅电阻器相比具有更高的电势的布线或电极直接位于多晶硅之上时，P-型多晶硅会变成耗尽的，从而产生高电阻。在相反的电势关系下，由于积累的原因电阻降低。为了避免电阻的这种变化，有意地将具有与多晶硅的电势相接近的电势的布线形成在多晶硅上，从而保持恒定电阻。其中一个实例是图2A的平面图，其中多晶硅电阻器的其中一个电极延伸到电阻器以固定电势。上述现象当然不仅取决于多晶硅上面的布线而且取决于其下的状态。即，电阻根据多晶硅电阻器和位于多晶硅电阻器下面的半导体衬底之间的电势的相对关系而变化。一种用于稳定电势的装置因此被获知，其中有意地将扩散区等以与上金属布线相同的方式形成在多晶硅电阻器的下面，尽管扩散区在图中未示出。第二个原因是为了在半导体制造过程中防止氢扩散到多晶硅，该氢会影响多晶硅的电阻。多晶硅由具有比较高的结晶度的晶粒和在晶粒之间具有低结晶度即高陷阱能级的晶粒间界组成。多晶硅电阻器的电阻几乎由被存在于晶粒间界的大量能级所俘获的载流子，电子或空穴决定。当在半导体制造过程中产生具有高扩散系数的氢时，产生的氢很容易地到达多晶硅电阻器并且被能级俘获，从而改变电阻。这种产生氢的过程的实例包括在形成金属电极之后在氢气环境中烧结的步骤和使用氨气形成等离子体氮化物膜的步骤。因此，在如图2A和2B所示的电阻电路中，由于上述的氢扩散引起的多晶硅的电阻内的变化可以通过在多晶硅电阻器上覆盖金属布线而被抑制。然而，用于稳定上述电阻电路的多晶硅的电阻的方法存在以下问题。问题在于当金属电极设置在多晶硅电阻器上面时，考虑到金属布线和多晶硅电阻器之间的对准偏移以及防止上述的氢扩散的影响，金属布线应被布置成能充分覆盖电阻器。如图2A所示，为电阻器201，202和203设置的多个组，每个都包括多晶硅电阻器和金属布线。电阻电路的面积不是由多晶硅电阻器的间距/间隔决定的，而是由用预定的重叠量覆盖多晶硅电阻器并且与多晶硅电阻器相比具有更大的工艺尺寸的金属布线的间距/间隔决定的。这就阻碍了电阻电路的面积的缩小。
技术实现思路
本专利技术是鉴于上述问题提出的，因此其目的在于提供一种电阻电路，该电阻电路由多晶硅电阻器组成，每个多晶硅电阻器的电阻几乎不变化，该电阻电路是稳定的，并且需要的面积小。为了实现上述目的，本专利技术提供一种电阻电路，包括电阻电路，包括半导体衬底；形成在半导体衬底上的第一绝缘膜；具有相同形状的多个电阻器，每个电阻器都形成在第一绝缘膜上并且由具有低浓度杂质区和高浓度杂质区的多晶硅膜形成；形成在该多个电阻器上的第二绝缘膜；形成在位于高浓度杂质区上的第二绝缘膜上的接触孔；第一金属布线，每个金属布线都连接到每个接触孔上并且与该多个电阻器串联连接；以及第二金属布线，该金属布线连接到位于串联连接的该多个电阻器的一端处的一电阻器上，并且覆盖该多个多晶硅电阻器的每个的低浓度杂质区，其中，该多个多晶硅电阻器中的低浓度杂质区和高浓度杂质区的长度互不相同。进一步，本专利技术提供一种电阻电路，就每个多晶硅电阻器中的低浓度杂质区的长度来说，在串联连接的多个电阻器的一端最长，在另一端最短，并且从该端到另一端在其间的多个电阻器处逐渐变短。根据本专利技术，提供的电阻电路由多晶硅电阻器组成，每个多晶硅电阻器的电阻几乎不变化，该电阻电路是稳定的，并且具有高输出电压精度和小面积。附图说明在附图中图1是根据本专利技术的多晶硅电阻电路的平面示意图；图2A是普通的多晶硅电阻电路的平面示意图；图2B是普通的多晶硅电阻电路的截面示意图；以及图3是电阻电路的电路图。具体实施例方式下文将参考附图描述本专利技术的实施例。图1示出了本专利技术的实施例，该实施例用于实现图3所示的电阻电路。电阻器1(201)～3(203)中的每一个电阻器都由多晶硅膜3形成，该多晶硅膜形成在位于衬底1上的绝缘膜2上，并且与现有技术中的一样由低浓度杂质区4和高浓度杂质区5组成。端子A(101)和端子D(104)的电势分别通过穿过位于高浓度杂质区5上的接触孔6的金属布线7引出。然而，在现有技术中，就覆盖电阻器的金属布线来说，已被采用的结构是其中端子之一的金属布线覆盖与其连接的电阻器。然而，在本专利技术中，一个金属布线覆盖所有的包括在电阻电路中的电阻器，以及金属布线连接到电阻电路内的一个特定的端子上。特别地，在图1所示的实施例中，电阻器内的低浓度杂质区和高浓度杂质区由具有P-型极性的硼等制成，并且覆盖组成电阻电路的电阻器的金属布线连接到显示电阻电路的最小电势的端子D(104)上。如果金属布线连接到显示最大电势的端子A(101)上可以获得相同的结果。进一步，根据本专利技术，提供用于获得电阻器的端电压的高浓度杂质区的长度在每个电阻器内改变，从而改变低浓度杂质区的长度，即，电阻器的长度。就图1中的长度改变的程度来说，从连接在最小电势上的电阻器到连接在最大电势上的电阻器，电阻器的长度可调节到更长。借助上述结构，各个电阻器不需要覆盖比电阻器的尺寸更大的金属布线，这样，电阻器能以最小的间隔排列。固此，可以形成与普通电阻电路相比具有更小的面积的电阻电路。该结果随着组成电阻电路的电阻器的数目的增加而变明显。在本专利技术的结构中，由于单个金属布线覆盖了所本文档来自技高网...

【技术保护点】
一种电阻电路，包括：半导体衬底；形成在半导体衬底上的第一绝缘膜；具有相同形状的多个电阻器，每个电阻器形成在第一绝缘膜上并且由具有低浓度杂质区和高浓度杂质区的多晶硅膜形成；形成在该多个电阻器上的第二绝缘膜； 形成在位于高浓度杂质区上的第二绝缘膜上的接触孔；第一金属布线，每个金属布线连接到每个接触孔并且将该多个电阻器串联连接；以及第二金属布线，该金属布线连接到位于串联连接的该多个电阻器的一端处的一电阻器，并且覆盖该多个多晶硅电 阻器的每个的低浓度杂质区，其中该多个多晶硅电阻器中，低浓度杂质区和高浓度杂质区的长度互不相同。

【技术特征摘要】
JP 2004-8-4 228587/041.一种电阻电路，包括半导体衬底；形成在半导体衬底上的第一绝缘膜；具有相同形状的多个电阻器，每个电阻器形成在第一绝缘膜上并且由具有低浓度杂质区和高浓度杂质区的多晶硅膜形成；形成在该多个电阻器上的第二绝缘膜；形成在位于高浓度杂质区上的第二绝缘膜上的接触孔；第一金属布线，每个金属布线连接到每个接触孔并且将该...

【专利技术属性】
技术研发人员：原田博文，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]