具有静电放电保护的电性熔丝电路制造技术

本发明专利技术提供一种熔丝电路及具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路，其包括至少一电性熔丝、编程装置、电压源以及保护单元。编程装置串接电性熔丝，且具有至少一晶体管，用以接收控制信号，来控制流过电性熔丝的编程电流。电压源耦接电性熔丝与编程装置以提供编程电流。保护单元的第一端耦接晶体管的栅极，以降低因为到达该电压源的静电电荷而在晶体管的栅极累积的电荷，借此防止编程装置意外地编程电性熔丝。

【技术实现步骤摘要】

本专利技术是有关于一种半导体电性熔丝装置，特别是有关于电性熔丝的保护，以避免意外地烧录以及静电放电。
技术介绍
近来，具有高密度、高可靠度以及大规模集成电路的次微米半导体装置需求量逐渐增加。这些半导体装置需要较强的晶体管及电路效能、高可靠度、以及较强的制造生产能力。一般而言，包含这些半导体装置的集成电路具有激光熔丝(laser fuse)，是使用来提供修复。激光熔丝通过激光聚集来激发低能量而被编程，借此融化激光熔丝并烧断部分激光熔丝。烧断的熔丝接着使用来修复集成电路中一或多部分。举例来说，在制造程序的测试时间，于每一个别集成电路自半导体晶圆上割离前，通常使用激光熔丝。大多集成电路具有内建测试装置，用以侦测在制造期间中所造成的任何错误，并将此信息通知给外部技术人员。然而，使用此方法需花费较长的时间，且易发生操作人员的失误。此外，由于激光熔丝具有较大的物理尺寸，其会占用晶圆中太多的空间。在近来的次微米设计中，这些激光熔丝的大尺寸成为重要议题。另一种修补集成电路的方法是使用电性熔丝。电性熔丝比激光熔丝较常被使用，这是因为电性熔丝可以配置在晶片的金属结构上的任何地方，因此，可允许在单一晶片上使用数千个熔丝。电性熔丝的设计原理是，当较大电流通过电性熔丝时，电性熔丝会断裂。通过在测试时烧断电性熔丝，技术人员可以监测并调整其功能，以改善其品质、效能以及能料消耗，而不需太多的人为干预。然而，目前没有有效的方法可避免电性熔丝发生错误编程。因为电性熔丝的物理结构非常小而且脆弱，因此，一般电阻值大约在100欧姆范围内变化，此外，具有如此小电阻值的装置对于静电放电(electrical static discharge，ESD)非常敏感，并浮接配置于集成电路内的供应电压。当于制造阶段或是在人体放电模式中物理接触其间，ESD以及浮接供应电压皆可能会造成电性熔丝意外地致能自己。因此在电性熔丝设计的领域中，提供内件保护，借以增加可靠度及产品良率。
技术实现思路
有鉴于此，为了解决上述问题，本专利技术主要目的在于提供一种保护电性熔丝的方法及系统，以避免电性熔丝意外地被编程以及防止静电放电。本专利技术提出一种具有静电放电保护的电性熔丝电路，其包括至少一电性熔丝、编程装置、电压源、以及保护单元。编程装置串接电性熔丝，且具有至少一晶体管，用以接收控制信号，来控制流过电性熔丝的编程电流。电压源耦接电性熔丝与编程装置以提供编程电流。保护单元的第一端耦接晶体管的栅极，以降低因为到达该电压源的静电电荷而在晶体管的栅极累积的电荷，借此防止编程装置意外地编程电性熔丝。本专利技术所述的具有静电放电保护的电性熔丝电路，该编程装置为一NMOS装置。本专利技术所述的具有静电放电保护的电性熔丝电路，该编程装置的源极与漏极分别耦接一接地或一低位准电压源以及该电性熔丝的一端，该电性熔丝的另一端耦接该电压源。本专利技术所述的具有静电放电保护的电性熔丝电路，该保护单元为一电阻装置，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。本专利技术所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一反向偏压箝制二极管，具有耦接一接地或一低位准电压源的正极端，以及耦接该电压源的负极端。本专利技术所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一正向偏压二极管串，具有一或多个串联的二极管，该正向偏压二极管串的正极端耦接该电压源，该正向偏压二极管串的负极端耦接一接地或一低位准电压源，且该正向偏压二极管串的二极管数量决定被箝制的电压。本专利技术所述的具有静电放电保护的电性熔丝电路，该保护单元为具有零门坎电压的一晶体管，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一驱动器，耦接一前置驱动器保护电路，其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生，借此避免该电性熔丝意外地被编程。本专利技术所述的具有静电放电保护的电性熔丝电路，该驱动器为一反相器，且该前置驱动器保护电路具有一推挽电阻装置以及一NMOS装置，该NMOS装置与该驱动器的输入端串接于一节点，该节点位于该NMOS装置与该电阻装置之间；以及其中，当编程该电性熔丝时，该NMOS装置将该驱动器的输入端耦接至一接地或一低位准电压源，且在开机程序期间，当该NMOS装置浮接时，该电阻装置保护该驱动器，以避免突然提供一高位准的控制信号。本专利技术所述的具有静电放电保护的电性熔丝电路，该电阻装置为一栅极接地的PMOS装置。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一电压源保护电路，用以提供该控制信号，且该电压源保护电路具有一RC电路与一晶体管的组合，以防止出现在该电压源的电压波尖突然地编程该电性熔丝。本专利技术所述的具有静电放电保护的电性熔丝电路，在该RC电路中，一电容装置与一电阻装置间的节点控制一开关，该开关的输出端提供该控制信号。本专利技术所述的具有静电放电保护的电性熔丝电路，该开关为一NMOS晶体管，其源极耦接一接地或一低位准电压源。本专利技术所述的具有静电放电保护的电性熔丝电路，该电压源保护电路更包括一反相器，该反相器的输入端耦接于该RC电路中一电容装置与一电阻装置间的节点，该反相器的输出端控制一开关，该开关的输出端更提供该控制信号，且该电阻装置耦接该电压源。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一寄生放电保护单元，耦接该电压源与该电性熔丝之间，用以在该电压源与一接地或一低位准电压源间建立一RC寄生放电路径。本专利技术所述的具有静电放电保护的电性熔丝电路，该寄生放电保护单元为通栅。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一状态机保护单元，耦接一熔丝巨集装置，且具有一有限状态机，其中，该有限状态机的输出信号与一编程控制信号一起触发该熔丝巨集装置以被编程；以及其中，该有限状态机根据侦测一预设位串，以提供一预设输出信号，以触发在该熔丝巨集装置中的该电性熔丝而被编程。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一安全保护单元，具有一安全熔丝单元，该安全熔丝单元耦接包括该电性熔丝的一熔丝阵列，其中，该安全保护单元的输出信号根据一编程状态，以决定该熔丝阵列是否被编程。本专利技术还提供一种具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路包括至少一电性熔丝；一编程装置，串接该电性熔丝，具有至少一晶体管，用以接收一控制信号，来控制流过该电性熔丝的一编程电流；一驱动器，耦接一前置驱动器保护电路，用以提供该控制信号；一电压源，耦接该电性熔丝与该编程装置，以提供该编程电流以及一保护单元，该保护单元的一第一端耦接该晶体管的栅极，以降低因为到达该电压源的静电电荷而在该晶体管的栅极累积的电荷；其中，该保护单元防止该编程装置突然地编程该电性熔丝；以及其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生。本专利技术所述的具有静电放电保护的电性熔丝电路，更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。本专利技术所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一反向本文档来自技高网...

【技术保护点】
一种具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路包括：至少一电性熔丝；一编程装置，串接该电性熔丝，具有至少一晶体管，用以接收一控制信号，来控制流过该电性熔丝的一编程电流；一电压源，耦接该电性熔丝 与该编程装置，以提供该编程电流；以及一保护单元，该保护单元的一第一端耦接该晶体管的栅极，以降低因为到达该电压源的静电电荷而在该晶体管的栅极累积的电荷，借此防止该编程装置意外地编程该电性熔丝。

【技术特征摘要】
US 2004-8-4 60/599,003;US 2004-12-10 11/010,0361.一种具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路包括至少一电性熔丝；一编程装置，串接该电性熔丝，具有至少一晶体管，用以接收一控制信号，来控制流过该电性熔丝的一编程电流；一电压源，耦接该电性熔丝与该编程装置，以提供该编程电流；以及一保护单元，该保护单元的一第一端耦接该晶体管的栅极，以降低因为到达该电压源的静电电荷而在该晶体管的栅极累积的电荷，借此防止该编程装置意外地编程该电性熔丝。2.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该编程装置为一NMOS装置。3.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该编程装置的源极与漏极分别耦接一接地或一低位准电压源以及该电性熔丝的一端，该电性熔丝的另一端耦接该电压源。4.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该保护单元为一电阻装置，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。5.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。6.根据权利要求5所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源箝制单元为一反向偏压箝制二极管，具有耦接一接地或一低位准电压源的正极端，以及耦接该电压源的负极端。7.根据权利要求5所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源箝制单元为一正向偏压二极管串，具有一或多个串联的二极管，该正向偏压二极管串的正极端耦接该电压源，该正向偏压二极管串的负极端耦接一接地或一低位准电压源，且该正向偏压二极管串的二极管数量决定被箝制的电压。8.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该保护单元为具有零门坎电压的一晶体管，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。9.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一驱动器，耦接一前置驱动器保护电路，其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生，借此避免该电性熔丝意外地被编程。10.根据权利要求9所述的具有静电放电保护的电性熔丝电路，其特征在于该驱动器为一反相器，且该前置驱动器保护电路具有一推挽电阻装置以及一NMOS装置，该NMOS装置与该驱动器的输入端串接于一节点，该节点位于该NMOS装置与该电阻装置之间；以及其中，当编程该电性熔丝时，该NMOS装置将该驱动器的输入端耦接至一接地或一低位准电压源，且在开机程序期间，当该NMOS装置浮接时，该电阻装置保护该驱动器，以避免突然提供一高位准的控制信号。11.根据权利要求10所述的具有静电放电保护的电性熔丝电路，其特征在于该电阻装置为一栅极接地的PMOS装置。12.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一电压源保护电路，用以提供该控制信号，且该电压源保护电路具有一RC电路与一晶体管的组合，以防止出现在该电压源的电压波尖突然地编程该电性熔丝。13.根据权利要求12所述的具有静电放电保护的电性熔丝电路，其特征在于在该RC电路中，一电容装置与一电阻装置间的节点控制一开关，该开关的输出端提供该控制信号。14.根据权利要求13所述的具有静电放电保护的电性熔丝电路，其特征在于该开关为一NMOS晶体管，其源极耦接一接地或一低位准电压源。15.根据权利要求12所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源保护电路更包括一反相器，该反相器的输入端耦接于该RC电路中一电容装置与一电阻装置间的节点，该反相器的输出端控制一开关，该开关的输出端更提供该控制信号，且该电阻装置耦接该电压源。16.根据权利要求1所述的具有静电放...

【专利技术属性】
技术研发人员：庄建祥，黄建程，黄绍璋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]