系统级封装结构技术方案

技术编号:3178341 阅读:168 留言:0更新日期:2012-04-11 18:40
一种系统级封装结构,该结构包括一基板、一第一芯片及一芯片封装体。该基板具有一上表面及一下表面,该下表面与该上表面相对。该第一芯片固定且电性连接于该基板。该芯片封装体配置在该基板上,并包括一导线架、一第二芯片及一第一封胶体。该导线架包括一芯片承座及复数个引脚,其中每一引脚区分为一内引脚部及一外引脚部,且所述外引脚固定且电性连接于该基板。该第二芯片固定在该芯片承座上,并电性连接于所述内引脚部。该第一封胶体用以包覆该第二芯片及部分该导线架,并裸露出所述外引脚,其中该芯片封装体叠置在该第一芯片的上方。该系统级封装结构进一步包括一第二封胶体,用以包覆部分该芯片封装体、该第一芯片、该基板的上表面,并裸露出该基板的下表面。

【技术实现步骤摘要】

本专利技术涉及一种系统级封装结构,特别是一种系统级封装结构,其芯片 封装体得导线架的引脚直接固定且电性连接于该系统封装结构的基板。
技术介绍
目前,系统级封装结构(system in package)主要是指将一半导体封装结构 配置在另一半导体封装结构内,其基本目的是要增加密度,以在每单位空间 中产生更大的功能性,以及更好的区域性效能,因此可降低整个系统级封装结构的总面积,同时也降低其成本。参考图1, 一种5见有系统级封装结构(system in package) 10主要包括一芯 片封装体30,其配置在该系统级封装结构10内。该芯片封装体30包括一第二基板32、 一内存芯片34及一第一封胶体36。该第二基板32具有一上表 面31及一下表面33,该下表面33与该上表面31相对。该内存芯片34固定 在该第二基板32的下表面33上,并利用复数条焊线38电性连接于该第二 基板32。该第一封胶体36包覆该内存芯片34、该第二基板32及所述焊线 38,并裸露出该第二基板32的上表面31。该系统级封装结构10另外包括一第一基板22、 一微处理器芯片24、 一 间隙子42及一第二封胶体26。该第本文档来自技高网...

【技术保护点】
一种系统级封装结构,其特征在于,该结构包括:一第一表面,该第一表面具有复数个第一测试垫;一基板,具有一上表面及一下表面,该下表面与该上表面相对;一第一芯片,固定且电性连接于该基板;一芯片封装体,配置在该基板上 ,并包括:一导线架,包括一芯片承座及复数个引脚,其中每一引脚区分为一内引脚部及一外引脚部,并且所述外引脚固定且电性连接于该基板;一第二芯片,固定在该芯片承座上,并与所述内引脚部电性连接;以及一第一封胶体,用以包覆该第 二芯片及部分该导线架,并裸露出所述外引脚,其中该芯片封装体叠置在...

【技术特征摘要】
1、 一种系统级封装结构,其特征在于,该结构包括 一第一表面,该第一表面具有复数个第一测试垫;一基板,具有一上表面及一下表面,该下表面与该上表面相对; 一第一芯片,固定且电性连接于该基板; 一芯片封装体,配置在该基板上,并包括一导线架,包括一芯片承座及复数个引脚,其中每一引脚区分为一内引 脚部及一外引脚部,并且所述外引脚固定且电性连接于该基板;一第二芯片,固定在该芯片承座上,并与所述内引脚部电性连接;以及一第一封胶体,用以包覆该第二芯片及部分该导线架,并裸露出所述外 引脚,其中该芯片封装体叠置在该第一芯片的上方;以及一第二封胶体,用以包覆部分该芯片封装体、该第一芯片、该基板的上 表面,并裸露出该基板的下表面。2、 如权利要求1所述的系统级封装结构,其特征在于,该结构另包括 一间隙子,配置在该第一芯片与该芯片封装体之间,用以使该基板与该第一 封胶体界定一第一预定间隙,并且使该第一芯片与该第一封胶体界定一第二 预定间隙。3、 如权利要求2所述的系统级封装结构,其特征在于,该结构另包括 复数条第一焊线,用以将该第一芯片与该基板电性连接,其中该第一焊线的 高度约小于该第一预定间隙。4、 如权利要求2所述的系统级封装结构,其特征在于,该结构另包括 一第三芯片,其堆叠固定在该第一芯片上。5、 如权利要求4所述的系统级封装...

【专利技术属性】
技术研发人员:李文峰丁一权
申请(专利权)人:日月光半导体制造股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1