静电放电防护电路及集成电路制造技术

一种静电放电防护电路，该静电放电防护电路包括硅控整流器（ｓｉｌｉｃｏｎ　　ｃｏｎｔｒｏｌｌｅｄ　　ｒｅｃｔｉｆｉｅｒ；ＳＣＲ）以及金属氧化物半导体触发元件，该硅控整流器有连接至第一固定电位的阴极以及阳极，该金属氧化物半导体触发元件有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极，此外，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。根据本发明专利技术的静电放电防护电路，在硅控整流器导通后只有微小电流通过，该金属氧化物半导体触发元件因此可免于静电放电脉冲的破坏，也形成较为耐用的静电放电防护作用。

【技术实现步骤摘要】

本专利技术涉及静电放电防护，特别涉及包括硅控整流器(silicon controlled rectifier; SCR)以及金属氧化物半导体触发元件的静电放电防护电路。
技术介绍
一般而言，为了保护半导体芯片于制造过程中免于静电放电的破坏，会 在半导体芯片的输入焊垫与输入级之间设置静电放电防护电路，在正常操作 模式下，静电放电防护电路是断路状态，以使得半导体芯片的输入级与内部 电路可以正常地运作，当静电放电发生于静电放电防护电路的输入端时，静 电放电防护电路会进入短路的状态，以将静电放电电荷疏散，进而保护半导 体芯片的内部电路。图1A显示传统静电放电防护电路100的布局，该传统静电放电防护电 路100包括硅控整流器(silicon controlled rectifier; SCR)元件110以及N型金 属氧化物半导体触发元件120，图IB为图1A所示的静电放电防护电路100 的截面图，如图1A与图IB所示，该硅控整流器元件110包括P型的浓掺 杂区111、环绕该P型的浓掺杂区111的N型阱区112、环绕该N型阱区112 的P型基板113以及位于该P型基板113内的N型的掺杂区114， N型金属 氧化物半导体触发元件120位于N型阱区112与P+的保护环(guard ring)l 13 内，N型金属氧化物半导体触发元件120的寄生双载子接面晶体管(bipolar junction transistor; BJT)npn，形成于硅控整流器元件110的寄生双载子接面晶 体管npn之上，N型金属氧化物半导体触发元件120的源极114和栅极122 以及P+保护环113连接至固定电位Vss，漏极123、 P型基板113以及P型 的浓掺杂区111连接至输入焊垫PAD，此外该静电放电防护电路100还包括 环绕该P+保护环113的N+保护环130，该N+保护环130连接至固定电位 Vcc。图2A至图2D为显示图1A所示的静电放电防护电路100的应用电路图，在图2A中，静电放电防护电路100有一端连接至一焊垫PAD与一输入级 210以及连接至固定电位Vss的另一端，图2B与图2A的差异在于10Q的 电阻连接于该静电放电防护电路与输入级210的输入节点211之间，图2C 与图2A的差异在于第二静电放电防护元件连接于输入级210的输入节点211 与该固定电位Vss之间，图2D与图2A的差异在于10Q的电阻连接于该静 电放电防护电路与输入级210的输入节点211之间，且第二静电放电防护元 件连接于输入级210的输入节点211与该固定电位Vss之间，静电放电测试 结果显示图2B与2C的结构较图2A所示的结构更为耐用，而图2D的结构 又比图2A至2C所示的结构更为耐用，换句话说，静电放电防护电路需要额 外的电阻或第二静电放电防护元件来达到静电放电防护的效果。
技术实现思路
依据本专利技术的一个实施例的一种静电放电防护电路，该静电放电防护电 路包括硅控整流器(silicon controlled rectifier; SCR)以及金属氧化物半导体触 发元件，该硅控整流器有连接至第一固定电位的阴极以及阳极，该金属氧化 物半导体触发元件有栅极、连接至该第一固定电位的源极以及连接至该阳极 的漏极，此外，该金属氧化物半导体触发元件实体上不位于该硅控整流器之 内。依据本专利技术的一个实施例的静电放电防护电路，其中，该硅控整流器元 件包括P型的浓掺杂区以作为该阳极、环绕该P型的浓惨杂区的N型阱区、 环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的 P+保护环。依据本专利技术的一个实施例的静电放电防护电路，其中，该金属氧化物半 导体触发元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。依据本专利技术的一个实施例的静电放电防护电路，还包括环绕P+保护环的 N+保护环，且其连接至第二固定电位。依据本专利技术的一个实施例的一种集成电路，包括输入焊垫；具有连接 至该输入焊垫的输入节点的输入级；以及静电放电防护电路，包括硅控整 流器元件，有连接至第一固定电位的阴极与阳极；以及金属氧化物半导体触 发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。依据本专利技术的一个实施例的集成电路，其中，该硅控整流器元件包括P 型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。依据本专利技术的一个实施例的集成电路，其中，该金属氧化物半导体触发元件为一位于N型浓掺杂区外的N型金属氧化物半导体元件。依据本专利技术的一个实施例的一种集成电路，包括静电放电防护电路， 包括硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及金属氧 化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该 阳极的漏极；以及核心电路，为该静电放电防护电路所保护；其中，该金属 氧化物半导体触发元件实体上不位于该硅控整流器之内。依据本专利技术的一个实施例的集成电路，其中，该硅控整流器元件包括P 型的浓掺杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕该N 型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保护环。依据本专利技术的一个实施例的集成电路，其中，该金属氧化物半导体触发 元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。依据本专利技术的一个实施例的集成电路，还包括输入焊垫以及输入级，其 中，该硅控整流器元件的该阳极连接至该输入焊垫，且该核心电路连接至该 输入级。依据本专利技术的一个实施例的一种集成电路包括前述的静电放电防护电 路、输入焊垫以及输入级，该硅控整流器的阳极连接至该输入焊垫以及该输 入级。依据本专利技术的一个实施例的一种集成电路包括前述的静电放电防护电 路以及核心电路，该核心电路受到该静电放电防护电路的保护。本专利技术提出一种静电放电防护电路，其包括硅控整流器以及金属氧化物 半导体触发元件，该金属氧化物半导体触发元件实体上不位于该硅控整流器 之内，且在静电放电发生时，于硅控整流器导通后不主导电流放电，因此在 硅控整流器导通后只有微小电流通过，该金属氧化物半导体触发元件因此可 免于静电放电脉冲的破坏，也形成较为耐用的静电放电防护作用。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下 附图说明图1A显示传统静电放电防护电路100的布局。 图1B为图1A所示的静电放电防护电路100的截面图。 图2A至图2D为显示图1A所示的静电放电防护电路100的应用电路图。 图3A所示为使用依据本专利技术一个实施例的静电放电防护电路300的布 局图。图3B为图3A所示的静电放电防护电路的截面图。 图4为图3A的静电放电防护电路的应用电路图。其中，附图标记说明如下100、300 静电放电防护电路;110、310 硅控整流器元件；111、311 P型的浓掺杂区；112、312 N型阱区；113、313 P+保护环；114、314 N型的浓掺杂区；120、320 金属氧化物半导体夷321 -源极；122、 322 栅极；123、 323 漏极； 130、 330 N+保护环； PAD 输入焊垫； P-su本文档来自技高网...

【技术保护点】
一种静电放电防护电路，包括：硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；其中，该金属氧化物半导体触发元件实体上不位于该硅控 整流器之内。

【技术特征摘要】
US 2006-12-12 11/637,1081.一种静电放电防护电路，包括硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以及连接至该阳极的漏极；其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。2. 如权利要求l所述的静电放电防护电路，其中，该硅控整流器元件包 括P型的浓惨杂区以作为该阳极、环绕该P型的浓掺杂区的N型阱区、环绕 该N型阱区的N型浓掺杂区以作为该阴极以及环绕该N型浓掺杂区的P+保 护环。3. 如权利要求2所述的静电放电防护电路，其中，该金属氧化物半导体 触发元件为位于N型浓掺杂区外的N型金属氧化物半导体元件。4. 如权利要求3所述的静电放电防护电路，还包括环绕P+保护环的N+ 保护环，且其连接至第二固定电位。5. —种集成电路，包括 输入焊垫；具有连接至该输入焊垫的输入节点的输入级；以及 静电放电防护电路，包括硅控整流器元件，有连接至第一固定电位的阴极与阳极；以及 金属氧化物半导体触发元件，有栅极、连接至该第一固定电位的源极以 及连接至该阳极的漏极；其中，该金属氧化物半导体触发元件实体上不位于该硅控整流器之内。6....

【专利技术属性】
技术研发人员：游国丰，李建兴，施教仁，杨富智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]