用于保护不受静电放电伤害的半导体器件和集成电路制造技术

本申请涉及一种用于保护不受静电放电伤害的半导体器件以及一种集成电路。具体而言，公开了一种用于保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块(MDi)，所述模块包括与触发装置耦合的可触发元件(TRi)，所述模块通过电阻性网络(R)的介入连接在两个端子之间。共同半导体层与所有模块接触，每个可触发元件(TRi)具有至少一个栅极(GHi)，并且触发装置包括对所有可触发元件而言共同并且其输出连接到所有可触发元件的栅极的单个触发电路(TC)。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子器件，并且具体而言涉及旨在用于保护部件不受静电放电伤害的那些电子器件。
技术介绍
静电放电(静电放电ESD)例如导致在I纳秒中的30安培电流峰值接着是在10纳秒之上的10安培电流。用于保护的第一途径包括使用与触发装置相关联的单个保护电路，例如大尺寸三端双向可控硅开关元件。然而，尽管这种电路对于吸收强ESD放电而言是高效的，但是在存在弱ESD放电的情况下在快速触发方面并不有效。第二途径包括使用具有较小尺寸的若干ESD保护电路，每个ESD保护电路与触发电路相关联。这种保护装置此时在存在弱ESD放电的情况下是高效的，但是在存在强ESD脉冲的情况下并不有效，这是由于触发单个保护电路并不保证触发其他保护电路。在公开号为2246885A1的欧洲专利申请中描述了 ESD保护结构的示例。该结构包括相同单元的集合，这些单元按照形成可触发三端双向可控硅开关元件的三元组的方式布置成环形矩阵。由于对于三元组的所有三端双向可控硅开关元件而言，阳极-阴极距离并不同，因而这在效率方面可能受到限制。此外，在某些情况中，在若干三元组的连续触发之间可能存在死区，这可能在ESD事件期间在待保护的接触或者部本文档来自技高网...

【技术保护点】
一种用于保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块，所述模块包括与触发装置耦合的可触发元件，所述模块通过电阻性网络的介入连接在两个端子之间，其特征在于，所述器件包括与所有所述模块接触的共同半导体层，每个可触发元件具有至少一个栅极，每个模块的尺寸被确定以便在存在所述静电放电的情况下处于饱和状态中，所述触发装置包括对所有所述可触发元件而言共同并且其输出连接到所有所述可触发元件的所述栅极的单个触发电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：P·加利，J·希门尼斯，
申请(专利权)人：意法半导体有限公司，
类型：实用新型
国别省市：