一种瞬态电压抑制器及其应用制造技术

本发明专利技术公开了一种瞬态电压抑制器，包括P衬底；P衬底上嵌设有N阱、第一N+有源注入区和第一P+有源注入区；N阱上嵌设有第二N+有源注入区和第二P+有源注入区；P衬底与N阱的交界处嵌设有第三N+有源注入区；第一N+有源注入区与第三N+有源注入区之间的P衬底上设有栅区，第二N+有源注入区通过金属线引出作为瞬态电压抑制器的阳极，栅区通过金属线与第一N+有源注入区和第一P+有源注入区相连并引出作为瞬态电压抑制器的阴极。本发明专利技术瞬态电压抑制器具备相对较低的触发电压，相对较高的维持电压，回滞很小，ESD导通能力很强，具有较强的ESD防护能力。

【技术实现步骤摘要】

本专利技术属于片外集成电路静电防护
，具体涉及ー种瞬态电压抑制器及其应用。
技术介绍
随着半导体集成电路产业的发展，ESD(Electrostatic Discharge,静电放电)问题一直是该领域令人困扰的难题。做好集成电路的静电防护对ー个电子系统的可靠性极其重要。当前电子器件日益趋向小型化、高密度和多功能化，特别是像时尚消费电子和便携式产品等对主板面积要求比较严格的应用，很容易受到静电放电的影响。静电是时时刻刻到处存在的，在60年代，随着对静电非常敏感的MOS器件的出现，静电放电问题也应运而生，到70年代静电放电问题越来越来严重，80 90年代，随着集成电路的密度越来越大，一方 面其ニ氧化硅膜的厚度越来越薄(微米变到纳米)，静电的承受能力越来越低；另一方面，产生和积累静电的材料如塑料，橡胶等大量使用，使得静电越来越普遍存在，仅美国电子エ业每年因静电造成的损失达几百亿美元，因此静电破坏已成为电子エ业的隐形杀手，是电子エ业普遍存在的“硬病毒”，已引起了人们的广泛关注。目前对于集成电路的ESD防护问题的解决方案，通常有两种，ー是在集成电路内部的I/O (输入/输出)接口内制作一本文档来自技高网...

【技术保护点】
一种瞬态电压抑制器，包括P衬底；其特征在于：所述的P衬底上嵌设有N阱、第一N+有源注入区和第一P+有源注入区；所述的N阱上嵌设有第二N+有源注入区和第二P+有源注入区；P衬底与N阱的交界处嵌设有第三N+有源注入区；所述的第二P+有源注入区与第二N+有源注入区和第三N+有源注入区左右相邻；所述的第一N+有源注入区与第三N+有源注入区和第一P+有源注入区左右相邻；所述的第一N+有源注入区与第三N+有源注入区之间的P衬底上设有栅区，第一N+有源注入区与第一P+有源注入区通过场氧隔离；所述的第二N+有源注入区通过金属线引出作为瞬态电压抑制器的阳极，所述的栅区通过金属线与第一N+有源注入区和第一P+有源...

【技术特征摘要】

【专利技术属性】
技术研发人员：董树荣，曾杰，吴健，钟雷，戴一思，
申请(专利权)人：浙江大学，
类型：发明
国别省市：