阵列基板和显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板和显示装置，涉及显示技术领域，该阵列基板包括形成在基板上的若干栅线、数据线以及在所述栅线和数据线之间形成的若干薄膜晶体管像素结构，所述薄膜晶体管像素结构包括薄膜晶体管和显示区域，所述显示区域设置有公共电极，所述阵列基板还包括：与所述公共电极连接的至少一条公共电极线。该显示装置使用了上述的阵列基板。本实用新型专利技术的阵列基板避免了显示画面产生Crosstalk现象。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及显示
，特别涉及一种阵列基板和显示装置。
技术介绍
高级超维场转换技术(ADvanced Super Dimension Switch,简称ADS)是一种平面电场宽视角核心技术，其核心技术特性为通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术(ADS)可以提高TFT-IXD产品的画面品质，具有高分辨率、高透过率、低 功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。其中R-ADS 技术(全称 Retina display-ADvanced Super Dimension Switch,即视网膜显示-高级超维场转换技术)，是将ADS技术应用到视网膜显示(Retina Display)之中的新技术，其核心技术特征为JfADS技术应用到视网膜显示之中，使ADS显示器件(如阵列基板或液晶面板)具备超高像素密度，即实现像素密度达到300PPI以上。利用R-ADS技术的显示屏，将使人眼无法分辨出单独像素，使图像不再有颗粒感，显示更逼真，可以让观看者有种看纸制品的感觉；同时，加之具备ADS的上述优点，因而具有广阔的应用前景。随着ADS技术，尤其是R-ADS技术的应用，对显示效果的要求也越来越高。但是，生产当中的不良也成为了影响产品品质的重要因素，尤其是闪烁(flicker)，串扰(crosstalk)不良以及暗影等，很多产品在生产过程中都会遇到，一直没有有效的手段来控制这些不良的发生，成为工艺设计上一大难题。ADS产品的存储电容的波动一直是产生flicker的重要原因之一。因为现有的一些ADS产品的像素电极为每个像素相互独立的块状，公共电极做成条(slit)状，由于层之间的布局工艺偏差，导致两个电极重叠面积的波动。如图I所示，其中(a) (b)示出了层之间的布局工艺偏差，(b)中的块状的像素电极200相对于内有条状孔洞10(V的公共电极100向左偏移，从而导致了存储电容的波动而引起flicker。而本设计采用像素电极在上,公共电极在下，像素电极做成条状，而公共电极连成一个整体，所以像素电极的偏移不会造成存储电容的波动，从而有效降低了 flicker的发生，如图I中(c)所示，像素电极200为条状，200'为条状孔洞，公共电极100为块状。上述ADS产品的公共电极形成整体，但是由于电阻较大的影响，会导致源漏(SD)信号线对公共电极的耦合效应无法及时被化解，导致公共电极的电压变化，像素中的驱动的压差就会产生差异，使显示画面产生crosstalk现象，影响了显示效果。而应用上述技术方案的R-ADS技术，同样存在crosstalk的问题。
技术实现思路
(一 )要解决的技术问题本技术要解决的技术问题是如何避免ADS显示画面中出现的Crosstalk现象。( 二 )技术方案为解决上述技术问题，本技术提供了一种阵列基板，包括形成在基板上的若干栅线、数据线以及在所述栅线和数据线之间形成的若干薄膜晶体管像素结构，所述薄膜晶体管像素结构包括薄膜晶体管和显示区域，所述显示区域设置有公共电极，所述阵列基板还包括与所述公共电极连接的至少一条公共电极线。其中，所述至少一条公共电极线位于薄膜晶体管像素结构的显示区域，或者位于两行相邻的薄膜晶体管像素结构的交界处。其中，每行薄膜晶体管像素结构均对应设置有一条所述公共电极线。 其中，所述至少一条公共电极线通过N个位于阵列基板上的过孔与所述公共电极连接，其中，2 < N^A, A为由数据线划分的多列薄膜晶体管像素结构的总列数。进一步地，所述N个过孔数间隔相同像素列数或间隔相同像素行数呈周期性排列。其中，由栅线划分的多行薄膜晶体管像素结构中相邻两行薄膜晶体管像素结构的薄膜晶体管区域相邻排列，所述相邻两行薄膜晶体管像素结构各自的显示区域分别与与其相邻行薄膜晶体管像素结构的显示区域相邻排列。其中，所述多行薄膜晶体管像素结构的每行薄膜晶体管像素结构均设有一条所述公共电极线。其中，显示区域相邻排列的两行薄膜晶体管像素结构的两行显示区域仅设有一条所述公共电极线，所述公共电极线位于所述显示区域相邻排列的两行薄膜晶体管像素结构的交界处。其中，所述薄膜晶体管像素结构中像素电极为条状电极，所述公共电极为块状电极，所述像素电极和公共电极之间间隔有钝化层。其中，所述公共电极为覆盖整个阵列基板的块状电极。其中，所述像素电极与所述薄膜晶体管的漏电极通过通孔连接，所述公共电极上在所述通孔的周围形成有直径大于所述通孔的隔离孔。 其中，所述公共电极线与所述栅线位于同一层，且与栅线平行。其中，所述阵列基板为采用了视网膜显示技术的阵列基板。本技术还提供了一种阵列基板的制作方法，包括以下步骤SI :在基板上形成栅线图形和薄膜晶体管的栅极图形的同时，在基板上形成至少一条公共电极线图形；S2:在形成所述栅线图形、栅极图形和公共电极线图形后，形成包括薄膜晶体管和位于所述薄膜晶体管之上的公共电极图形、像素电极图形及连接所述公共电极线图形和公共电极图形的第一过孔。其中,所述步骤S2具体包括在步骤SI之后的基板上形成薄膜晶体管；在形成薄膜晶体管之后的基板上依次形成阻挡层，并在所述阻挡层上对应所述公共电极线图形的区域和薄膜晶体管的漏电极与所述像素电极的连接区域分别向下刻蚀形成所述第一过孔和用于连接漏电极与所述像素电极的第二过孔；沉积导电薄膜，且在所述导电薄膜上第二过孔的周围通过构图工艺形成隔离孔，以形成公共电极图形；在形成公共电极图形的基板上形成绝缘薄膜形成钝化层，并在所述钝化层上对应所述第二过孔的区域通过构图工艺形成穿过所述钝化层的套孔，所述套孔的直径小于所述隔离孔的直径，所述套孔和所述第二过孔构成连接像素电极与漏电极的通孔；沉积导电薄膜，通过构图工艺形成条状像素电极，且像素电极通过所述通孔连接漏电极。其中，所述步骤SI中形成所述栅线图形和薄膜晶体管的栅极图形时，使由栅线划分的多行薄膜晶体管像素结构中相邻两行薄膜晶体管像素结构的栅极区域相邻排列，所述相邻两行薄膜晶体管像素结构中各自的显示区域分别与与其相邻行薄膜晶体管像素结构 的显示区域相邻排列。其中，制作所述公共电极线图形时，在显示区域相邻排列的两行薄膜晶体管像素结构仅制作一条所述公共电极线，且所述公共电极线制作在所述相邻排列的两行薄膜晶体管像素结构的交界处。本技术还提供了一种显示装置，包括上述任一项所述的阵列基板。(三)有益效果本技术的阵列基板的薄膜晶体管像素结构中设置有与公共电极连接的公共电极线，从而极大地减小了公共电极的电阻，从而能够及时消除源漏(SD)信号线对公共电极的耦合效应，因此不会导致公共电极的电压变化，且像素中的驱动的压差不会产生差异，从而避免了显示画面产生crosstalk现象。附图说明图I是现有技术中的阵列基板中像素电极和公共电极的设置示意图；图2是本技术实施例I的一种阵列基板结构的平面示意图；图3是实施例I中的阵列基板结构的截面示意图；图4是本技术实施例2的一种阵列基板结构示意图；图5是影响阵列基板像素开口率的原理示意图；图本文档来自技高网...

【技术保护点】
一种阵列基板，包括形成在基板上的若干栅线、数据线以及在所述栅线和数据线之间形成的若干薄膜晶体管像素结构，所述薄膜晶体管像素结构包括薄膜晶体管和显示区域，所述显示区域设置有公共电极，其特征在于，所述阵列基板还包括：与所述公共电极连接的至少一条公共电极线。

【技术特征摘要】

【专利技术属性】
技术研发人员：姜文博，董学，陈东，李成，徐宇博，陈小川，薛海林，陈希，张弥，李小和，
申请(专利权)人：北京京东方光电科技有限公司，
类型：实用新型
国别省市：