【技术实现步骤摘要】
【国外来华专利技术】用作静电放电保护措施的晶体管组件本专利技术涉及一种具有受到保护防止静电放电的晶体管的装置。在电子电路中，可能发生由于静电放电(ESD)引起的过压，这损坏了电路元件。因此电子电路常常配备有ESD保护装置。US 5751042A描述了一种用于两个相互相邻的、具有用于源极和漏极的η.区域的η沟道元件的ESD保护电路。第一 η沟道元件的漏极η+区域连接到供电电压的正端子，并且第二 η沟道元件的源极η+区域连接到供电电压的负端子。第一 η沟道元件的漏极η+区域被布置在距第二 η沟道元件的源极η+区域的一定距离处，并且通过场氧化物区域隔离。增加ρη结处的击穿电压的η型阱与第一 η沟道元件的漏极η+区域基本上重叠，并且延伸到第二 η沟道元件的源极η+区域。阱较之η+区域更深地延伸到衬底中并且具有比η+区域低的掺杂剂浓度。作为另一可能方案，本公布指出了第一 η沟道元件的漏极η+区域和第二 η沟 道元件的源极η+区域之间的P+型保护环的布置。这旨在减小在两个η沟道元件之间形成的寄生ηρη双极型晶体管的电流增益并且因此防止由静电放电触发的所谓的“快回(snap-back)，，。本专利技...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.01.26 DE 102010005715.01.一种晶体管组件，具有 -晶体管(25)，其具有第一传导类型的阱(20)以及布置在所述阱外部的第一传导类型的掺杂区域(I)，以及 -二极管(23)，其具有第一传导类型的附加阱(5)以及布置在所述附加阱外部的、与所述第一传导类型相对的第二传导类型的掺杂区域(4)， 其中 -所述二极管的掺杂区域(4)布置在所述二极管的阱(5)和所述晶体管的掺杂区域(I)之间，并且所述晶体管的阱(2)和所述二极管的阱(5)彼此电传导地连接，以及其中 -在所述晶体管的掺杂区域(I)和所述二极管的阱(5)之间存在充分小的距离，并且所述晶体管的阱(2)具有比所述二极管的阱(5)充分低的掺杂，使得通过作为集电极的所述晶体管的阱(2)、作为基极的所述二极管的掺杂区域(4)和作为发射极的所述晶体管的掺杂区域(I)形成的双极型晶体管，与通过作为集电极的所述二极管的阱(5)、作为基极的所述二极管的掺杂区域(4)和作为发射极的所述晶体管的掺杂区域(I)形成的双极型晶体管相比，具有较低的电流增益。2.根据权利要求I所述的晶体管组件，其中 第一传导类型是η型并且第二传导类型是P型。3.根据权利要求I或2所述的晶体管组件，其中 阱(2、5)和掺杂区域(1、3、4、6)被布置在由第二传导类型的半导体材料制成的衬底(10)中。4.根据权利要求3所述的晶体管组件，其中 具有连接导体(11、12、13、14、15、16)和接触焊...
【专利技术属性】
技术研发人员：弗雷德里克·罗格，沃尔夫冈·赖因普雷希特，
申请(专利权)人：ams有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。