带静电放电保护二极管结构的功率晶体管及其制造方法技术

本发明专利技术涉及一种带静电放电保护二极管结构的功率晶体管及其制造方法。所述功率晶体管包括终端区、有源区、位于终端区与有源区之间的多晶硅栅极区，多晶硅栅极区与有源区中的多晶硅栅相分离，多晶硅栅极区包括栅极和栅极两侧的静电放电保护二极管结构，栅极和静电放电保护二极管结构的材质均为多晶硅，栅极两侧的静电放电保护二极管结构包括多个P型掺杂区和N型掺杂区，且P型掺杂区和N型掺杂区在第一方向上间隔排列，多晶硅栅极区两侧处于最外的N型掺杂区开设有第一接触孔，栅极开设有第二接触孔。本发明专利技术的多晶硅栅极区与有源区中的多晶硅栅相分离，形成一个独立的小岛结构，便于栅极通过第二接触孔引出与栅极金属连接，利于批量封装。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别是涉及一种带静电放电保护二极管结构的功率晶体管，还涉及一种带静电放电保护二极管结构的功率晶体管的制造方法。
技术介绍
静电放电是功率器件最重要的可靠性问题之一。静电放电简称ESD(ElectroStatic Discharge)，是一种在两个物体之间的快速电荷转移现象，这种现象伴随有很大的电场和电流密度。静电防不胜防，在功率器件的生产、储存、运输和使用中普遍存在。静电放电会在功率器件两端产生几千伏的放电电压，在功率器件的应用和生产中，是导致功率器件损坏的一个重要原因。当器件两端的电压超过击穿电压时，任何显著的电流都会引起很大的功耗，导致器件产生局部升温。如果温升足够大，致使温度达到本征温度，即便这一情况发生在局部，所形成的电流也可能造成热奔。随着电磁环境的日益复杂和微电子技术的发展所导致的功率器件栅氧化层厚度的不断减小，对ESD的保护日益重要。国内集成抗ESD保护的功率晶体管的研制尚处于起步阶段，与国外主流功率晶体管厂商的带ESD保护的成熟产品差距较大。功率器件ESD保护结构通常采用PN结、SCR(可控硅)和POLY(多晶硅)二极管三种结构。
技术实现思路
基于此，有必要提供一种易于封装的带静电放电保护二极管结构的功率晶体管。一种带静电放电保护二极管结构的功率晶体管，包括终端区和被所述终端区包围的有源区，还包括位于所述终端区与有源区之间的多晶硅栅极区，所述多晶硅栅极区与所述有源区中的多晶硅栅相分离，所述多晶硅栅极区包括栅极和所述栅极两侧的静电放电保护二极管结构，所述栅极和静电放电保护二极管结
构的材质均为多晶硅，所述栅极两侧的静电放电保护二极管结构包括多个P型掺杂区和N型掺杂区，且所述P型掺杂区和N型掺杂区在第一方向上间隔排列，所述第一方向为所述栅极向两侧延伸的方向；所述多晶硅栅极区两侧处于最外的P型掺杂区或N型掺杂区开设有第一接触孔，所述栅极开设有第二接触孔。在其中一个实施例中，所述栅极的掺杂类型为N型。在其中一个实施例中，所述多晶硅栅极区被所述有源区和终端区合围，其中所述多晶硅栅极区的三面被所述有源区包围，剩下的一面由所述终端区形成合围。在其中一个实施例中，各P型掺杂区和N型掺杂区的宽度均相等，所述宽度的方向为垂直于所述第一方向的第二方向。在其中一个实施例中，所述栅极与所述终端区相邻的第一边向外突出使得所述栅极的宽度大于所述P型掺杂区和N型掺杂区的宽度。在其中一个实施例中，所述第二接触孔设置于所述第一边向外突出形成的区域。在其中一个实施例中，所述第一接触孔的横截面为沿所述第二方向延伸的长条形，所述第二接触孔的横截面为沿所述第一方向延伸的长条形。在其中一个实施例中，各所述P型掺杂区的掺杂浓度小于各所述N型掺杂区的掺杂浓度，各所述P型掺杂区在所述第一方向上的尺寸大于各所述N型掺杂区在所述第一方向上的尺寸。上述带静电放电保护二极管结构的功率晶体管，多晶硅栅极区与有源区中的多晶硅栅条相分离，形成一个独立的小岛结构，且多晶硅栅极区两侧为静电放电保护二极管结构，中间为栅极，便于栅极通过第二接触孔引出与栅极金属连接，利于批量封装。还有必要提供一种带静电放电保护二极管结构的功率晶体管的制造方法。一种带静电放电保护二极管结构的功率晶体管的制造方法，包括：在衬底上形成场氧化层和栅氧化层；在所述栅氧化层和/或场氧化层上淀积多晶硅以形成多晶硅栅极；所述多晶硅栅极包括有源区的多晶硅栅条和位于有源区和终端区之间的多晶硅栅极区，所述多晶硅栅极区与所述有源区中的多晶硅栅条相分离；
注入P型离子，在所述衬底内形成P阱，且所述多晶硅栅极区因P型离子注入形成P-区；注入N型离子，在所述P阱内形成N+源区，且所述P-区因N型离子注入在多晶硅栅极区的栅极两侧形成多个P型掺杂区和N型掺杂，所述P型掺杂区和N型掺杂在第一方向上间隔排列形成静电放电保护二极管结构，所述第一方向为所述栅极向两侧延伸的方向；在所述衬底和多晶硅栅极上淀积介质层；进行接触孔光刻及刻蚀，形成接触孔；通过所述接触孔对所述P阱进行P+注入；形成金属互连层。在其中一个实施例中，所述注入P型离子的步骤之前，还包括对所述多晶硅栅极进行N型离子扩散的步骤，所述多晶硅栅极区的栅极的掺杂类型为N型。上述带静电放电保护二极管结构的功率晶体管的制造方法，将传统的功率器件制造工艺中一般放在N+注入之后、淀积介质层之前的的第二次P+注入，调整为在接触孔刻蚀后进行，以使淀积的介质层能够阻挡第二次P+注入对静电放电保护二极管结构中的P型掺杂区的影响，不使其成为P+区，这样就能大大减小Igss漏电，从而能制造出低成本、高可靠性的功率器件。附图说明图1是一实施例中带静电放电保护二极管结构的功率晶体管的平面结构示意图；图2是一实施例中栅极31的平面结构示意图；图3是另一实施例中栅极31的平面结构示意图；图4是在图1的基础上增加了有源区2中的多晶硅栅条21后器件的平面结构示意图；图5是一实施例中带静电放电保护二极管结构的功率晶体管的制造方法的流程图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，
并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易地将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。功率晶体管可以是垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)、绝缘栅双极型晶体管(IGBT)等功率器件。由于功率晶体管例如VDMOS的栅源极之间最容易受到ESD损伤，因此，本专利技术主要涉及栅源极之间的ESD保护结构。图1是一实施例中带静电放电保护二极管结构的功率晶体管的平面结构示意图，包括终端区1，被终端区1包围的有源区2，以及位于终端区1与有源区2之间的多晶硅栅极区3，多晶硅栅极区3与有源区2中的多晶硅栅(图1中未示)相分离。多晶硅栅极区3包括栅极31和栅极31两侧的静电放电保护二极管结构32，栅极31和静电放电保护二极管结构32的材质均为多晶硅。图2是一实施例中栅极31的平面结构示意图。栅极31两侧的静电放电保护二极管结构32包括多个P型掺杂区和N型掺杂区，P型掺杂区和N型掺杂区在图2中的Y轴方向上间隔排列，且Y轴方向为栅极31向两侧延伸的方向。每一对P型掺杂区和N型掺杂区组成一个PN二极管。多晶硅栅极区3两侧处于最外的P型掺杂区或N型掺杂区开设有第一接触孔321，栅极31开设有第二接触孔311。第二接触孔311用于与栅极金属相连，第一接触孔321用于与源极金属相连。上述带静电放电保护二极管结构的功率晶体管，多本文档来自技高网...

【技术保护点】
一种带静电放电保护二极管结构的功率晶体管，包括终端区和被所述终端区包围的有源区，其特征在于，还包括位于所述终端区与有源区之间的多晶硅栅极区，所述多晶硅栅极区与所述有源区中的多晶硅栅相分离，所述多晶硅栅极区包括栅极和所述栅极两侧的静电放电保护二极管结构，所述栅极和静电放电保护二极管结构的材质均为多晶硅，所述栅极两侧的静电放电保护二极管结构包括多个P型掺杂区和多个N型掺杂区，且所述P型掺杂区和N型掺杂区在第一方向上间隔排列，所述第一方向为所述栅极向两侧延伸的方向；所述多晶硅栅极区两侧处于最外的P型掺杂区或N型掺杂区开设有第一接触孔，所述栅极开设有第二接触孔。

【技术特征摘要】
1.一种带静电放电保护二极管结构的功率晶体管，包括终端区和被所述终端区包围的有源区，其特征在于，还包括位于所述终端区与有源区之间的多晶硅栅极区，所述多晶硅栅极区与所述有源区中的多晶硅栅相分离，所述多晶硅栅极区包括栅极和所述栅极两侧的静电放电保护二极管结构，所述栅极和静电放电保护二极管结构的材质均为多晶硅，所述栅极两侧的静电放电保护二极管结构包括多个P型掺杂区和多个N型掺杂区，且所述P型掺杂区和N型掺杂区在第一方向上间隔排列，所述第一方向为所述栅极向两侧延伸的方向；所述多晶硅栅极区两侧处于最外的P型掺杂区或N型掺杂区开设有第一接触孔，所述栅极开设有第二接触孔。2.根据权利要求1所述的带静电放电保护二极管结构的功率晶体管，其特征在于，所述栅极的掺杂类型为N型。3.根据权利要求1所述的带静电放电保护二极管结构的功率晶体管，其特征在于，所述多晶硅栅极区被所述有源区和终端区合围，其中所述多晶硅栅极区的三面被所述有源区包围，剩下的一面由所述终端区形成合围。4.根据权利要求3所述的带静电放电保护二极管结构的功率晶体管，其特征在于，各P型掺杂区和N型掺杂区的宽度均相等，所述宽度的方向为垂直于所述第一方向的第二方向。5.根据权利要求4所述的带静电放电保护二极管结构的功率晶体管，其特征在于，所述栅极与所述终端区相邻的第一边向外突出使得所述栅极的宽度大于所述P型掺杂区和N型掺杂区的宽度。6.根据权利要求5所述的带静电放电保护二极管结构的功率晶体管，其特征在于，所述第二接触孔设置于所述第一边向外突出形成的区域。7.根...

【专利技术属性】
技术研发人员：李学会，
申请(专利权)人：深圳深爱半导体股份有限公司，
类型：发明
国别省市：广东;44