半导体器件及其制备方法技术

本发明专利技术涉及一种半导体器件及其制备方法，通过在漂移区的第一表层设置具有第一端和第二端的电阻结构，并设置至少两个与各体区一一对应的栅源结构，栅源结构的栅极区覆盖体区形成的沟道并延伸覆盖至体区，相邻两个栅源结构包括第一栅源结构和第二栅源结构，第一栅源结构的栅极区与第一端连接，第一栅源结构的漏极区与第二端与电连接，相当于在第一栅源结构的栅极区和漏极区之间并联了一个电阻，并在第一栅源结构所形成的场效应管中并联了第二栅源结构所形成的场效应管，如此当半导体器件应用于半导体芯片时，则无需在半导体芯片内额外集成电阻和场效应管，便于调整电阻阻值，且能够降低半导体芯片的制造成本。降低半导体芯片的制造成本。降低半导体芯片的制造成本。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及半导体
，特别是涉及一种半导体器件及其制备方法。

技术介绍

[0002]通常，高压MOSFET在与控制芯片合封到一个塑封体内后，需在控制芯片内集成一个大电阻和场效应管，以提供电流通路，进而给高压MOSFET提供门极驱动电压，使得高压MOSFET导通。
[0003]目前，控制芯片多在8寸及以上的晶圆厂生产，芯片单位面积制造成本高，且控制芯片内集成器件多，对电阻阻值的调整影响较大，因此在控制芯片内集成电阻的方案经济性和实用性都不高。

技术实现思路

[0004]基于此，有必要提供一种能够提高控制芯片经济型和实用性的半导体器件。
[0005]一种半导体器件，包括：
[0006]漂移区，具有第一导电类型；
[0007]电阻结构，设置在所述漂移区的第一表层，所述电阻结构包括相对的第一端和第二端；
[0008]多个相隔设置的体区，分别位于所述漂移区的第一表层且形成有沟道，所述体区具有第二导电类型，所述第二导电类型与所述第一导电类型相反；
[0009]至少两个栅源结构，分别与各所述体区一一对应设置，所述栅源结构包括相邻设置的栅极区和源极区，所述源极区设置在所述体区远离所述漂移区的表面，所述栅极区覆盖所述沟道并延伸覆盖至所述体区；相邻两个栅源结构包括第一栅源结构和第二栅源结构，所述第一栅源结构的所述栅极区与所述第一端电连接；
[0010]漏极区，位于所述漂移区的第二表层，与所述第二端电连接，所述第二表层与所述第一表层相对设置。
[0011]在其中一个实施例中，所述半导体器件还包括第三栅源结构，所述第三栅源结构的所述栅极区与所述第二栅源结构的所述栅极区电连接。
[0012]在其中一个实施例中，所述半导体器件还包括：
[0013]至少一个隔离层，位于所述漂移区的第一表层且分别设置在各所述栅源结构之间。
[0014]在其中一个实施例中，所述半导体器件还包括：
[0015]至少一个隔离结构，设置在所述漂移区的第一表层并位于各所述体区之间，且与所述体区间隔设置。
[0016]在其中一个实施例中，所述电阻结构包括：
[0017]第一氧化层，位于所述漂移区的第一表层；
[0018]多晶硅条，位于所述第一氧化层远离所述漂移区的表面，所述多晶硅条的延伸方
向上设置有第一接点和第二接点，其中，所述第一接点作为所述第一端，所述第二接点作为所述第二端。
[0019]在其中一个实施例中，所述多晶硅条包括多条呈阵列排布的晶条，各所述晶条之间串联连接或并联连接，其中所述晶条宽度范围为1um至4um，相邻两个所述晶条的间距范围为1um至3um。
[0020]在其中一个实施例中，所述第二接点位于所述多晶硅条的端部，所述电阻结构还包括：
[0021]绝缘层，覆盖所述第一氧化层和所述多晶硅条，且外露所述第二接点。
[0022]在其中一个实施例中，所述电阻结构还包括：
[0023]导电层，覆盖所述第二接点，且与所述漏极区电连接。
[0024]在其中一个实施例中，所述源极区与所述绝缘层相邻设置或所述绝缘层至少部分内嵌于所述源极区。
[0025]在其中一个实施例中，所述电阻结构设置在所述半导体器件的边缘区域且至少部分覆盖所述体区，所述电阻结构与所述体区绝缘。
[0026]在其中一个实施例中，所述体区包括：
[0027]掺杂阱，位于所述漂移区的第一表层且具有第二导电类型；
[0028]结终端延伸区，位于所述漂移区的第一表层且与所述掺杂阱交叠设置。
[0029]一种半导体器件的制备方法，包括：
[0030]提供具有第一掺杂类型的衬底，并于所述衬底上形成漂移区，所述漂移区具有第一导电类型；
[0031]于所述漂移区的第一表层形成电阻结构，所述电阻结构包括相对的第一端和第二端；
[0032]于所述漂移区的第一表层形成多个相隔设置的体区，所述体区形成有沟道且具有第二导电类型，所述第二导电类型与所述第一导电类型相反；
[0033]于所述漂移区的第一表层形成至少两个与各所述体区一一对应的栅源结构，所述栅源结构包括相邻设置的栅极区和源极区，所述源极区设置在所述体区远离所述漂移区的表面，所述栅极区覆盖所述沟道并延伸覆盖至所述体区；相邻两个栅源结构包括第一栅源结构和第二栅源结构，所述第一栅源结构的所述栅极区与所述第一端电连接；
[0034]于所述漂移区的第二表层形成漏极区，所述漏极区与所述第二端电连接，所述第二表层与所述第一表层相对设置。
[0035]在其中一个实施例中，所述方法还包括：
[0036]采用离子注入工艺于所述漂移区的第一表层形成至少一个隔离结构，所述隔离结构位于各体区之间，且与体区间隔设置。
[0037]在其中一个实施例中，于所述漂移区的第一表层形成电阻结构包括：
[0038]于所述漂移区的第一表层热氧生长第一氧化层；
[0039]于所述第一氧化层淀积多晶硅层，并向所述多晶硅层分别注入P31离子，N+离子和P+离子，其中P31离子的注入能量为40kev
‑
80kev，剂量为5E14/cm2
‑
5E15/cm2；
[0040]对所述多晶硅层进行光刻和干法刻蚀得到多晶硅条，其中多晶硅条包括多条呈阵列排布的晶条，其中所述晶条宽度范围为1um至4um，相邻两个所述晶条的间距范围为1um至
3um。
[0041]上述半导体器件，通过在漂移区的第一表层设置具有第一端和第二端的电阻结构，并设置至少两个与各体区一一对应的栅源结构，栅源结构的栅极区覆盖体区形成的沟道并延伸覆盖至体区，相邻两个栅源结构包括第一栅源结构和第二栅源结构，第一栅源结构的栅极区与第一端连接，第一栅源结构的漏极区与第二端与电连接，相当于在第一栅源结构的栅极区和漏极区之间并联了一个电阻，并在第一栅源结构所形成的场效应管中并联了第二栅源结构所形成的场效应管，如此当半导体器件应用于半导体芯片时，则无需在半导体芯片内额外集成电阻和场效应管，便于调整电阻阻值，且能够降低半导体芯片的制造成本。
附图说明
[0042]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0043]图1为一实施例的半导体器件的结构示意图；
[0044]图2为一实施例的半导体器件的局部俯视图；
[0045]图3为一实施例的半导体器件的等效电路图；
[0046]图4为另一实施例的半导体器件的结构示意图；
[0047]图5为另一实施例的半导体器件的等效电路图；
[0048]图6为另一实施例的半导体器件的俯视图；
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：漂移区，具有第一导电类型；电阻结构，设置在所述漂移区的第一表层，所述电阻结构包括相对的第一端和第二端；多个相隔设置的体区，分别位于所述漂移区的第一表层且形成有沟道，所述体区具有第二导电类型，所述第二导电类型与所述第一导电类型相反；至少两个栅源结构，分别与各所述体区一一对应设置，所述栅源结构包括相邻设置的栅极区和源极区，所述源极区设置在所述体区远离所述漂移区的表面，所述栅极区覆盖所述沟道并延伸覆盖至所述体区；相邻两个栅源结构包括第一栅源结构和第二栅源结构，所述第一栅源结构的所述栅极区与所述第一端电连接；漏极区，位于所述漂移区的第二表层，与所述第二端电连接，所述第二表层与所述第一表层相对设置。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第三栅源结构，所述第三栅源结构的所述栅极区与所述第二栅源结构的所述栅极区电连接。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：至少一个隔离层，位于所述漂移区的第一表层且分别设置在各所述栅源结构之间。4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：至少一个隔离结构，设置在所述漂移区的第一表层并位于各所述体区之间，且与所述体区间隔设置。5.根据权利要求1所述的半导体器件，其特征在于，所述电阻结构包括：第一氧化层，位于所述漂移区的第一表层；多晶硅条，位于所述第一氧化层远离所述漂移区的表面，所述多晶硅条的延伸方向上设置有第一接点和第二接点，其中，所述第一接点作为所述第一端，所述第二接点作为所述第二端。6.根据权利要求5所述的半导体器件，其特征在于，所述多晶硅条包括多条呈阵列排布的晶条，各所述晶条之间串联连接或并联连接，其中所述晶条宽度范围为1um至4um，相邻两个所述晶条的间距范围为1um至3um。7.根据权利要求5所述的半导体器件，其特征在于，所述第二接点位于所述多晶硅条的端部，所述电阻结构还包括：绝缘层，覆盖所述第一氧化层和所述多晶硅条，且外露所述第二接点。8.根据权利要求7所述的半导体器件，其特征在于，所述电阻结构还包括：导电层，覆盖所述第二接点，且与所述漏极区电连接。9.根据权利要求7所述的半导体器件，其特征...

【专利技术属性】
技术研发人员：魏国栋，李杰，李佳玲，
申请(专利权)人：深圳深爱半导体股份有限公司，
类型：发明
国别省市：