用于叠层集成电路的双面互连CMOS制造技术

叠层集成电路（IC）可以将第二层晶片联结到双面的第一层晶片的方式来制造。该双面的第一层晶片包括该晶片正面和反面上的后端制程（BEOL）层。第一层晶片内的延伸触点连接正面和反面BEOL层。延伸触点延伸穿过第一层晶片的结。第二层晶片通过该延伸触点耦合到第一层晶片的正面。附加触点将第一层晶片内的器件耦合到正面BEOL层。在叠层IC中使用双面晶片时，可降低该叠层IC的高度。叠层IC可包括功能等同的各晶片或功能不同的各晶片。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及集成电路。尤其地，本公开涉及封装集成电路。背景叠层IC通过垂直堆叠管芯增强了器件功能性并减小了所占据的面积。在叠层IC中，第二管芯堆叠在第一管芯上，这允许构造扩展到三维(3D)。叠层IC允许具有更多数量组件的产品适应小的尺寸规格(form factor)ο半导体管芯的组件密度是管芯中组件数目除以管芯面积。例如，在管芯上堆叠相同管芯使得同样面积中的组件数目近似增加一倍以使组件密度增加一倍。在将第二管芯堆叠在第一管芯上时，这两个管芯共享相同封装并通过该封装向外部器件通信。可使用若干方法来堆叠管芯，包括堆叠封装(PoP)工艺以及穿硅堆叠(TSS)工艺。 但是，在一些应用中，叠层IC的高度是受约束的。例如，超薄蜂窝电话可能不支持具有多个管芯的叠层1C。因此，需要降低叠层IC的厚度。简要说明根据本公开的一个方面，叠层集成电路包括第一层晶片。该叠层集成电路还包括延伸穿过该第一层晶片中的结以用于提供通过该第一层晶片的电连接性的第一延伸触点。该叠层集成电路还包括附连到该第一层晶片的第二层晶片。该第二层晶片包括电耦合到该第一延伸触点的电组件。根据本公开的另一方面，制造叠层集成电路的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.04.12 US 12/758,1641.一种叠层集成电路，包括 第一层晶片； 延伸穿过所述第一层晶片中的结以用于提供通过所述第一层晶片的电连接性的第一延伸触点；以及 附连到所述第一层晶片的第二层晶片，所述第二层晶片包括电耦合到所述第一延伸触点的电组件。2.如权利要求I所述的叠层集成电路，其特征在于，还包括 所述第一层晶片的正面上的第一后端制程层； 所述第一层晶片的反面上的第二后端制程层，其中，所述第一延伸触点将所述第一后端制程层耦合到所述第二后端制程层； 所述第一层晶片的反面上耦合到所述第二后端制程层的第一接触焊盘； 耦合到所述第二层晶片正面上的所述电组件的第三后端制程层；以及所述第二层晶片的正面上耦合在所述第三后端制程层与所述第一接触焊盘之间的第二接触焊盘，所述第一延伸触点将所述第三后端制程层耦合到所述第一后端制程层。3.如权利要求2所述的叠层集成电路，其特征在于，还包括 所述第二层晶片的反面上的第四后端制程层； 所述第二层晶片的反面上耦合到所述第四后端制程层的第三接触焊盘； 所述第二层晶片中将所述第三后端制程层耦合到所述第四后端制程层的第二延伸触占. 在所述第三层晶片的正面上具有第五后端制程层的第三层晶片；以及耦合到所述第五后端制程层并耦合到所述第三接触焊盘的第四接触焊盘，所述第一延伸触点和所述第二延伸触点将所述第五后端制程层耦合到所述第一后端制程层。4.如权利要求2所述的叠层集成电路，其特征在于，还包括所述第一层晶片的正面上通过所述第一延伸触点耦合到所述第三后端制程层的封装结构。5.如权利要求I所述的叠层集成电路，其特征在于，所述结包括所述第一层晶片的源区和漏区中的至少一个。6.如权利要求I所述的叠层集成电路，其特征在于，所述第一延伸触点包括钨插塞。7.如权利要求I所述的叠层集成电路，其特征在于，所述叠层集成电路，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、以及固定位置数据单元中的至少一个中。8.—种制造叠层集成电路的方法，包括 打薄第一层晶片以暴露延伸穿过所述第一层晶片的结的延伸触点，所述延伸触点耦合到正面后端制程层； 在打薄所述第一层晶片后在所述第一层晶片上沉积电介质； 在所述电介质上沉积反面后端制程层，所述反面后端制程层耦合到所述延伸触点；以及 在沉积所述反面后端制程层后将第二层晶片联结到所述第一层晶片，以使得所述第二层晶片上的电路通过所述延伸触点耦合到所述正面后端制程层。9.如权利要求8所述的方法，其特征在于，还包括在打薄前将所述第一层晶片安装到载体晶片；以及 在联结所述第二层晶片后从所述载体晶片卸下所述第一层晶片。10.如权利要求9所述的方法，其特征在于，还包括，在将所述...

【专利技术属性】
技术研发人员：A·钱德雷萨卡兰，B·亨德森，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：