对用于裸片翘曲减少的组装的IC封装衬底的TCE补偿制造技术

一种用于组装裸片封装的方法(100)包括将位于多个第一裸片的第一侧上的触点附接(101)到位于复合载体的顶部表面上的衬底垫。所述复合载体包括包含至少一个嵌入金属层的封装衬底，所述封装衬底使其底部表面紧固到半导体晶片。所述复合载体在组装期间使所述裸片与所述封装衬底之间的热膨胀系数CTE失配的效应最小化，从而减少所述裸片的翘曲。在所述附接之后，从所述封装衬底移除(103)所述半导体晶片。将导电连接器附接(104)到所述封装衬底的所述底部表面，且锯开(105)所述封装衬底以形成多个单一化裸片封装。

【技术实现步骤摘要】
【国外来华专利技术】
所揭示的实施例涉及集成电路(“1C”)封装，且更明确地说，涉及裸片组装。
技术介绍
如此项技术中已知的，术语“裸片接合”或“裸片附接”描述将半导体裸片附接到封装衬底或例如用于卷带自动接合的带状载体等某种其它衬底的操作。首先从经分离的晶片或华夫式(waffle)托盘拾取裸片，将其对准到载体或衬底上的目标垫，且接着进行永久性附接，这通常通过焊料或环氧树脂接合来进行。在IC裸片组装期间的裸片附接温度通常在至少150°C的温度下执行，且可针对共晶裸片附接在375°C或更高的温度下执行。已知由于裸片与封装衬底之间的大的热膨胀系数(“CTE”)失配所造成的裸片翘曲的缘故而使得将非常薄的裸片(小于ΙΟΟμπι厚，例如20到80μπι)组装到一些封装衬底(例如有机衬底)较为困难。举例来说，在硅裸片的情况下，裸片的CTE可为约3ppm/°C ,且有机衬底的CTE可为约20ppm/°C或更高。可能随温度上升而缺少刚性的薄封装衬底(例如,约100到200 μ m厚)可使这个问题进一步恶化。即使微小的裸片翘曲也可在小面积和/或密集裸片触点的情况下造成对准问题和所得的裸片附接问题。未对准的接点会减小接触面积本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.04.29 US 12/770,0581.一种用于组装裸片封装的方法，其包含 将位于多个第一裸片的第一侧上的触点附接到位于复合载体的顶部表面上的衬底垫，其中所述复合载体包含包括至少一个嵌入金属层的封装衬底，所述封装衬底使其底部表面紧固到半导体晶片； 在所述附接之后，从所述封装衬底移除所述半导体晶片； 将多个导电连接器附接到所述封装衬底的所述底部表面，以及 锯开所述封装衬底以形成多个单一化裸片封装。2.根据权利要求I所述的方法，其中所述多个第一裸片包含包括穿衬底通孔的裸片；且所述触点包括通往所述穿衬底通孔的触点。3.根据权利要求6所述的方法，其进一步包含 对所述多个裸片的第二侧进行薄化以暴露所述穿衬底通孔，从而提供暴露的穿衬底通孔区域，以及 将多个单一化第二裸片附接到耦合到所述暴露区域的穿衬底通孔触点以在所述封装衬底上形成多个裸片堆叠。4.一种用于组装堆叠裸片封装的方法，其包含 将位于多个第一裸片的第一侧上的触点附接到位于复合载体的顶部表面上的衬底垫，其中所述复合载体包含包括至少一个嵌入金属层的封装衬底，所述封装衬底使其底部表面紧固到半导体晶片； 将多个单一化第二裸片附接到所述第一裸片以在所述封装衬底上形成多个裸片堆叠； 从所述封装衬底移除所述半导体晶片； 将多个导电连接器附接到所述封装衬底的所述底部表面，以及 锯开所述封装衬底以形成多个单一化堆叠裸片封装。5.根据权利要求4所述的方法，其中所述多个第一裸片包含具有穿衬底通孔的裸片；且所述触点包括通往所述穿衬底通孔的触点。6.根据权利要求5所述的方法，其进一步包含 对具有所述穿衬底通孔的所述多个裸片的第二侧进行薄化...

【专利技术属性】
技术研发人员：玛格丽特·罗丝·西蒙斯马修斯，
申请(专利权)人：德州仪器公司，
类型：
国别省市：