像素结构及像素结构的制作方法技术

本发明专利技术公开了一种像素结构及其制造方法。像素结构包括一主动组件、一栅绝缘层、一介电绝缘层、一电容电极、一保护层以及一像素电极。主动元件包括一栅极、一半导体通道层、一源极以及一汲极。介电绝缘层覆盖住半导体通道层，其中介电绝缘层的介电系数高于栅绝缘层的介电系数。电容电极重迭于漏极以使电容电极、漏极以及夹于两者间的介电绝缘层构成一储存电容结构。保护层配置于介电绝缘层上并且电容电极位于保护层与介电绝缘层之间。像素电极配置于保护层上并连接于主动元件的漏极。本发明专利技术的像素结构不需大面积的电容电极就具有足够的储存电容值，而有助于提升像素结构的显示开口率。

【技术实现步骤摘要】

本专利技术是有关于一种像素结构及其制作方法，且特别是有关于一种高开口率的像素结构及其制作方法。
技术介绍
目前常见的平面显示器都是以像素结构来构成显示画面所需的最小基本单元，其中像素结构大致上包括主动元件与像素电极。一般来说，经由对应的扫描线来开启特定像素结构中的主动元件时，可以让数据线提供的操作电压藉由主动元件输入给像素电极，以显示对应的显示数据。另外，像素结构中还包括储存电容器(storage capacitor),使得像素结构具有电压保持的功能。也就是，储存电容器用来储存借由主动元件输入给像素电极的操作电压，以维持像素结构的显示画面的稳定性。 储存电容器一般会借由在像素结构中以金属图案形成的电容电极来构成。为了增加储存电容器的电容值以达到良好的显示画面稳定性，往往需增加电容电极的面积。不过，这样的设计意味着金属图案的面积必须增加而降低了像素结构的显示开口率。
技术实现思路
本专利技术提供一种像素结构，具有理想的显示开口率及足够的储存电容值。本专利技术提供一种像素结构的制作方法，利用介电系数高的绝缘层作为储存电容的介电层藉以让储存电容结构可以提供足够的储存电容值而不需占据大的布局面积以利于提升显示开口率。本专利技术提出一种像素结构，配置于一基板上。像素结构包括一主动元件、一栅绝缘层、一介电绝缘层、一电容电极、一保护层以及一像素电极。主动元件包括一栅极、一半导体通道层、一源极以及一漏极。源极与漏极在栅极上方相隔一间距使栅极具有至少一部分不重迭于源极以及漏极，而半导体通道层至少位于间距中。栅绝缘层位于栅极与半导体通道层之间，且源极以及漏极位于栅绝缘层与半导体通道层之间。介电绝缘层配置于基板上，覆盖住半导体通道层，其中介电绝缘层的介电系数高于栅绝缘层的介电系数。电容电极配置于介电绝缘层上，且电容电极重迭于漏极以使电容电极、漏极以及夹于两者间的介电绝缘层构成一储存电容结构。保护层配置于介电绝缘层上并且电容电极位于保护层与介电绝缘层之间。像素电极配置于保护层上并连接于主动元件的漏极。在本专利技术的一实施例中，上述介电绝缘层的介电系数由5至10。在本专利技术的一实施例中，上述介电绝缘层的材质包括氧化铝(Al2O3)或二氧化钛(TiO2)。在本专利技术的一实施例中，上述介电绝缘层的膜厚由i OOA至800A ο在本专利技术的一实施例中，上述介电绝缘层具有暴露出该漏极的一第一接触开口而保护层具有连通于第一接触开口的一第二接触开口使得像素电极透过彼此连通的第一接触开口与第二接触开口连接于漏极。在本专利技术的一实施例中，上述半导体通道层的材质包括氧化物半导体材料。本专利技术另提出一种像素结构的制作方法，包括以下步骤。于一基板上形成一栅极。于基板上形成一栅绝缘层以覆盖住栅极。于栅绝缘层上形成一源极以及一漏极。源极与漏极在栅极上方相隔一间距使栅极具有至少一部分不重迭于源极以及漏极。于源极以及漏极上形成一半导体通道层，且半导体通道层至少位于间距中。于基板上形成一介电绝缘层以覆盖住源极、漏极以及半导体通道层，且介电绝缘层的介电系数高于栅绝缘层的介电系数。于介电绝缘层上形成一电容电极。电·容电极重迭于漏极使得电容电极、漏极以及夹于两者间的介电绝缘层构成一储存电容结构。于介电绝缘层上形成一保护层以覆盖住电容电极。于保护层上形成连接于漏极的一像素电极。在本专利技术的一实施例中，上述形成源极与漏极的步骤、形成介电绝缘层的步骤以及形成电容电极的步骤系依序进行。在本专利技术的一实施例中，上述介电绝缘层的材质包括氧化铝、二氧化钛。在本专利技术的一实施例中，上述介电绝缘层的介电系数由5至10。在本专利技术的一实施例中，上述形成半导体通道层的步骤系在形成源极与漏极之后进行。在本专利技术的一实施例中，上述像素结构的制作方法更包括在介电绝缘层形成暴露出漏极的一第一接触开口而在保护层形成连通于第一接触开口的一第二接触开口使得后续制作的像素电极透过彼此连通的第一接触开口与第二接触开口连接于漏极。基于上述，本专利技术将像素结构中漏极设置于栅极与电容电极之间，并且电容电极与漏极之间的介电绝缘层所具有的介电系数大于栅极与漏极之间的栅绝缘层所具有的介电系数。因此，本专利技术的像素结构不需大面积的电容电极就具有足够的储存电容值，而有助于提升像素结构的显示开口率。附图说明图IA至图6A绘示为本专利技术一实施例的像素结构的制作方法中各步骤所制作出来的构件的上视示意图。图IB至图6B分别为图IA至图6A沿剖线1_1’的剖面示意图。其中，附图标记10 :基板100 :像素结构102 :主动元件104:储存电容结构106:像素电极112:栅极120 :栅绝缘层134 :源极136 :漏极140 :半导体通道层142、170:保护层150:介电绝缘层152:第一接触开口160:电容电极172:第二接触开口D:间距具体实施例方式图IA至图6A绘示为本专利技术一实施例的像素结构的制作方法中各步骤所制作出来的构件的上视示意图，而图IB至图6B分别为图IA至图6A沿剖线1_1’的剖面示意图。请先参照图IA与图1B，本专利技术一实施例的像素结构的制作方法包括于一基板10上制作一图案化导体层110以形成一栅极112以与栅极112所连接的扫描线114。具体而言，图案化导 体层110所构成的栅极112与扫描线114由一连续的图案所构成，所以栅极112可以视为是扫描线114的一部分。不过，在其它实施例中，图案化导体层110可以包括有固定线宽的线性图案以及连接于线性图案的分支图案，其中扫描线114可以是由此具有固定线宽的线性图案所构成而栅极112可以由分支图案所构成。图案化导体层110的材质可以为金属材料或是其它可导电的材料。在此，图案化导体层110的制作方法可以包括于基板10上先形成一导体材料层再将导体材料层图案化以构成图案化导体层110，并且图案化的步骤可以包含有微影及蚀刻。此时，形成图案化导体层110的步骤可以使用一道光掩模。在另一实施例中，图案化导体层110的制作方法可以包括以印刷方式将导体材料形成于基板10的局部面积上以构成图案化导体层110。接着，请参照图2A与图2B，于基板10上形成覆盖图案化导体层110的栅绝缘层120并且在栅绝缘层120上形成另一图案化导体层130。在此，栅绝缘层120的材质包括氧化硅、氮化硅等绝缘材料，而图案化导体层130的材质可以包括金属材料或是非金属的导电材料，诸如金属氧化物导电材料等。图案化导体层130的制作方法可以包括于基板10上先形成一导体材料层再将导体材料层图案化以构成图案化导体层130，其中图案化的步骤可以包含有微影及蚀刻。也就是说，形成图案化导体层130的步骤可以使用另一道光掩模。图案化导体层130包括有数据线132、源极134以及漏极136。源极134与漏极136都部分地重迭于栅极112且彼此分离。源极134与漏极136在栅极112上方相隔一间距D使栅极112具有至少一部分不重迭于源极134以及漏极136。也就是说，间距D实质上位于栅极112在厚度方向上的上方，使得栅极112在间距D处不被源极134以及漏极136所遮蔽。以本实施例而言，源极134可以为数据线132的一部分，不过本专利技术不以此为限。在其它的实施方式中，源极134可以是由连接于数据线132的导体图案所构成。然后，请同时参照图3A与图3B，于源极本文档来自技高网...

【技术保护点】
一种像素结构，配置于一基板上，其特征在于，该像素结构包括：一主动元件，包括一栅极、一半导体通道层、一源极以及一漏极，该源极与该漏极在该栅极上方相隔一间距使该栅极具有至少一部分不重迭于该源极以及该漏极，该半导体信道层至少配置于该间距中；一栅绝缘层，位于该栅极与该半导体通道层之间，且该源极以及该漏极位于该栅绝缘层与该半导体通道层之间；一介电绝缘层，配置于该基板上，覆盖住该半导体通道层，其中该介电绝缘层的介电系数高于该栅绝缘层的介电系数；一电容电极，配置于该介电绝缘层上，且该电容电极重迭于该漏极以使该电容电极、该漏极以及夹于两者间的该介电绝缘层构成一储存电容结构；一保护层，配置于该介电绝缘层上并且该电容电极位于该保护层与该介电绝缘层中；以及一像素电极，配置于该保护层上并连接于该主动元件的该漏极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张维仁，罗婉瑜，陈勃学，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：