像素结构及其制造方法技术

本发明专利技术公开了一种像素结构及其制造方法，该像素结构包括薄膜晶体管及像素电极。薄膜晶体管包括源极、漏极、半导体层及栅极。半导体层位于源极与漏极上且具有设置于源极与漏极之间的通道。栅极包括主要部及辅助部。主要部与源极、漏极和通道重迭设置。辅助部位于主要部外且与主要部电性连接。主要部与辅助部之间具有间隙。像素电极与漏极电性连接。上述像素结构的制造方法也被提出。

【技术实现步骤摘要】
像素结构及其制造方法
本专利技术是有关于一种半导体结构及其制造方法，且特别是有关于一种像素结构及其制造方法。
技术介绍
近年来，显示面板广泛地运用在消费性电子产品上，例如：电视、电脑、手机、数字相机等。显示面板包括主动元件阵列基板、对向基板以及配置于主动元件阵列基板与对向基板之间的显示介质。主动元件阵列基板具有多个像素结构。每一像素结构包括薄膜晶体管以及与薄膜晶体管电性连接的像素电极。薄膜晶体管用以控制像素结构的开关。薄膜晶体管的性能优劣对显示面板的品质具有关键性的影响。薄膜晶体管包括源极、漏极、栅极以及做为通道的半导体图案。一般而言，当栅极的尺寸缩小时，栅极的边缘与半导体图案的边缘接近，而薄膜晶体管的漏极电流与栅极电压的特性曲线出现驼峰现象(Humpphenomenon)，不利于显示面板的品质。
技术实现思路
本专利技术提供一种像素结构，性能佳。本专利技术提供一种像素结构的制造方法，能降低像素结构的制造成本。本专利技术的像素结构包括薄膜晶体管及像素电极。薄膜晶体管包括源极、漏极、半导体层及栅极。半导体层位于源极与漏极上且具有设置于源极与漏极之间的通道。栅极包括主要部及辅助部。主要部与源极、漏极和通道重迭设置。辅助部位于主要部外且与主要部电性连接。主要部与辅助部之间具有间隙。像素电极与漏极电性连接。本专利技术的像素结构的制造方法，包括下列步骤：在基板上形成彼此分离的源极与漏极；形成第一蚀刻阻挡图案，覆盖源极与漏极且暴露源极与漏极的部份上表面；于第一蚀刻阻挡图案和源极与漏极的所述部份上表面上形成半导体材料层；在半导体材料层上形成绝缘材料层；在绝缘材料层上形成导电层；图案化导电层，以形成具有至少一开口的栅极；以栅极为罩幕，图案化绝缘材料层与半导体材料层，以形成具有至少一开口的绝缘层与具有至少一开口的半导体层，其中栅极的至少一开口、绝缘层的至少一开口以及半导体层的至少一开口连通且暴露第一蚀刻阻挡图案。基于上述，本专利技术的像素结构包括具有源极、漏极、半导体层及栅极的薄膜晶体管及像素电极。薄膜晶体管的栅极包括主要部及辅助部。栅极的主要部与源极、漏极和通道重迭设置。辅助部位于主要部外且与主要部电性连接。主要部与辅助部之间具有间隙。藉由辅助部，栅极能增加控制通道内载子的能力，进而抑制驼峰现象，提升薄膜晶体管的电性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1H为本专利技术一实施例的像素结构的制造方法的上视示意图。图2A至图2H为本专利技术一实施例的像素结构的制造方法的剖面示意图。图2I为本专利技术一实施例的像素结构的栅极、源极与漏极的透视示意图。图3为本专利技术另一实施例的像素结构的剖面示意图。图4为本专利技术另一实施例的像素结构的上视示意图。图5为本专利技术一实施例的像素结构的薄膜晶体管的栅极、半导体层、源极与漏极、连接部及导电图案的上视示意图。图6为本专利技术另一实施例的像素结构的薄膜晶体管的栅极、半导体层、源极与漏极、连接部及导电图案的上视示意图。图7为本专利技术又一实施例的像素结构的薄膜晶体管的栅极、半导体层、源极与漏极及导电图案的上视示意图。图8为本专利技术再一实施例的像素结构的薄膜晶体管的栅极、半导体层、源极与漏极、连接部及导电图案的上视示意图。图9为本专利技术一实施例的像素结构的薄膜晶体管的栅极、半导体层、源极与漏极、连接部及导电图案的上视示意图。图10为本专利技术另一实施例的像素结构的薄膜晶体管的栅极、半导体层、源极与漏极、连接部及导电图案的上视示意图。其中，附图标记：10：基板100、100A：像素结构112：源极112-1、114-1：端部114-1112-1a、112-1b、114-1a、114-1b：边缘112a-1、114a-1、112a-2、114a-2、116a：上表面112b、114b、116b：侧壁114：漏极116：数据线120：第一蚀刻阻挡图案130：半导体材料层132、132A：半导体层132a、144a、146a：开口132c：通道140：绝缘材料层142、142A、144、144A：绝缘材料子层146、146A：绝缘层150：导电层152：金属层152a：金属图案154：蚀刻阻挡层154a：第二蚀刻阻挡图案156、156B～156G：栅极156-1：主要部156p：辅助部156-2：第一辅助子部156-3、156-3B、156-3E：第二辅助子部159、159B、159C、159E、159F：连接部156a：开口(间隙)158：扫描线160：平坦材料层162：平坦层162a：接触窗口170：像素电极182：导电图案190、192：连通孔A-A’、B-B’：剖线T、T-B、T-C、T-D、T-E、T-F、T-G：薄膜晶体管x、y：方向具体实施方式图1A至图1H为本专利技术一实施例的像素结构的制造方法的上视示意图。图2A至图2H为本专利技术一实施例的像素结构的制造方法的剖面示意图。特别是，图2A至图2H对应于图1A至图1H的剖线A-A’及B-B’。请参照图1A及图2A，首先，提供基板10，以承载像素结构100(标于图1H及图2H)。在本实施例中，基板10的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷等)、或是其它可适用的材料。请参照图1A及图2A，接着，在基板10上形成彼此分离的源极112与漏极114。在本实施例中，形成源极112与漏极114时，可同时形成与源极112电性连接的数据线116。换言之，在本实施例中，源极112、漏极114与数据线116可形成于同一膜层，但本专利技术不以此为限。基于源极112、漏极114与半导体层132(标于图1H及图2H)的匹配性考量，在本实施例中，源极112与漏极114的材质可选用银，但本专利技术不限于此，在其他实施例中，源极112与漏极114的材质也可选用其他导电材料，例如：其他金属材料、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆迭层。请参照图1B及图2B，接着，形成第一蚀刻阻挡图案120。第一蚀刻阻挡图案120覆盖源极112与漏极114且暴露源极112与漏极114的部份上表面112a-1、114a-1。详言之，在本实施例中，第一蚀刻阻挡图案120暴露源极112的端部112-1的上表面112a-1、源极112的端部112-1的侧壁112b、漏极114的端部114-1的上表面114a-1以及漏极114的端部114-1的侧壁114b，而覆盖源极112的其余部份的上表面112a-2、源极112的其余部份的侧壁、漏极114的其余部份的上表面114a-2以及漏极114的其余部份的侧壁。此外，蚀刻阻挡图案120还包覆数据线116。详言之，第一蚀刻阻挡图案120可覆盖数据线116的所有上表面116a与所有侧壁116b，但本专利技术不以此为限。值得一提的是，第一蚀刻阻挡图案120的设置可降低源极112、漏极114及数据线116于后续制程中造成机台污染的机率，且可降低源极112、漏极114及数据线116于后续制程中受损的机率。第一蚀刻阻挡图案120的材质选用以兼具导电性及抗蚀刻性为佳，在本实施例中，第一蚀刻阻挡图案120的材质可包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，包括：一薄膜晶体管，包括：一源极与一漏极；一半导体层，位于该源极与该漏极上且具有一通道，该通道设置于该源极与该漏极之间；以及一栅极，包括：一主要部，与该源极、该漏极以及该通道重迭设置；以及一辅助部，位于该主要部外且与该主要部电性连接，其中该主要部与该辅助部之间具有一间隙；以及一像素电极，与该薄膜晶体管的该漏极电性连接。

【技术特征摘要】
2017.01.25 TW 1061030261.一种像素结构，其特征在于，包括：一薄膜晶体管，包括：一源极与一漏极；一半导体层，位于该源极与该漏极上且具有一通道，该通道设置于该源极与该漏极之间；以及一栅极，包括：一主要部，与该源极、该漏极以及该通道重迭设置；以及一辅助部，位于该主要部外且与该主要部电性连接，其中该主要部与该辅助部之间具有一间隙；以及一像素电极，与该薄膜晶体管的该漏极电性连接。2.如权利要求1所述的像素结构，其特征在于，还包括：一数据线，与该薄膜晶体管的该源极电性连接；以及一扫描线，与该薄膜晶体管的该栅极电性连接，其中至少部份的该辅助部位于该扫描线与该主要部之间且与该扫描线彼此隔开。3.如权利要求1所述的像素结构，其特征在于，还包括：一扫描线，与该薄膜晶体管的该栅极电性连接，其中该辅助部包括多个第一辅助子部，分别位于该主要部的相对两侧且与该主要部之间存在该间隙，该些第一辅助子部与该主要部在一第一方向上排列，该第一方向与该扫描线的长度方向交错；以及至少一连接部，电性连接于该些第一辅助子部与该主要部之间。4.如权利要求3所述的像素结构，其特征在于，该辅助部还包括多个第二辅助子部，分别位于该主要部的另外相对两侧，该些第二辅助子部与该主要部在垂直于该第一方向的一第二方向上排列。5.如权利要求1所述的像素结构，其特征在于，该辅助部具有一环型结构，设置于该主要部的周边。6.如权利要求1所述的像素结构，其特征在于，该半导体层的该通道具有一通道宽度延伸方向，该像素结构还包括：一扫描线，与该薄膜晶体管的该栅极电性连接，其中该辅助部包括至少一第一辅助子部，位于该通道宽度延伸方向上且位于该主要部的至少一侧，该至少一第一辅助子部与该主要部之间存在该间隙；以及至少一连接部，电性连接于该至少一第一辅助子部与该主要部之间。7.如权利要求6所述的像素结构，其特征在于，该辅助部还包括一第二辅助子部，位于该主要部的另一侧，该第二辅助子部与该主要部在垂直于该通道宽度延伸方向上排列。8.如权利要求1所述的像素结构，其特征在于，该半导体层的该通道具有一通道宽度延伸方向，该源极于该通道宽度延伸方向上具有相对的两边缘，该漏极于该通道宽度延伸方向上具有相对的两边缘，...

【专利技术属性】
技术研发人员：许世华，蔡佳宏，刘冠显，陈维翰，吴安茹，涂峻豪，刘竹育，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71