像素结构及其制造方法技术

本发明专利技术提供一种像素结构及其制造方法。本发明专利技术的像素结构是一种混合平面内转换（IPS）技术和边缘场切换（FFS）技术而实现的像素结构。各像素结构系利用两透明导电层来形成储存电容（Cst），因此在不降低开口率的情形下可增加储存电容来降低馈通电压，避免显示画面闪烁的情形发生。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器的，具体而言是一种可提高面板开口率的。
技术介绍
一般液晶显示器的像素结构中，必须配置储存电容来储存像素数据至下次更新的时间。所述储存电容通常是由两金属层夹置而形成，由于所述两金属层系不透光，因此所述储存电容的配置必须牺牲面板的开口率，使得开口率降低。图1显示的是现有的像素结构的俯视图。图1所示的像素结构为一种平面内转换(in plane switching, IPS)架构的像素结构。所述像素结构由闸极线111及数据线151交错而形成，所述像素结构包含一薄膜晶体管结构19、一像素电极171、一共享电极181及一储存电容10。所述薄膜晶体管结构19包含一闸极113、一源极152和一汲极153。薄膜晶体管结构19的闸极113电性连接至闸极线111，源极152电性连接至数据线151。像素电极171透过一接触窗161与薄膜晶体管结构19的汲极153电性连接，共享电极181透过另一接触窗(未图示)与共享线112电性连接。像素电极171与共享电极181位在同一层，为IPS架构的电极配置，其两者间形成的电场可使液晶分子偏转。储存电容10包含一下电极11和一上电极15,下电极11与上电极15之间设有一绝缘层(未图示)，下电极11由共享线112往上下两侧延伸而形成，上电极15自汲极153延伸至下电极11上方。储存电容10的下电极11和上电极15皆为不透光的金属层，如前所述，此储存电容的配置会降低面板的开口率。另一方面，在像素结构的设计中，必须维持一定大小的储存电容，储存电容过小会导致馈通电压(feedthrough voltage)过大,而导致画面闪烁的情形发生。而在已知的像素结构中，增加储存电容势必需要增加上电极和下电极的面积，如此会使得开口率降低，而影响面板的品位。因此，如何开发一种像素结构，使其在维持一定大小的储存电容的情形下，能够不降低开口率，或更甚者能够提升开口率，实为目前产业界企须努力的方向。
技术实现思路
本专利技术的第一目的在于提供一种，在不降低开口率的情形下增加储存电容来降低馈通电压，避免显示画面闪烁的情形发生。本专利技术的另一目的在于提供一种，用以开发一种混合IPS与FFS技术的像素结构。为达前述目的，本专利技术提供一种像素结构的制造方法，包含:形成一图案化第一金属层于一基板上，所述图案化第一金属层包含一共享线及一闸极；形成一图案化第一透明导电层，所述图案化第一透明导电层的一部份覆盖所述共享线，以与所述共享线电性连接；形成一第一绝缘层以覆盖所述图案化第一金属层及所述图案化第一透明导电层；形成一图案化半导体层于所述闸极上方的第一绝缘层上；形成一图案化第二金属层，所述图案化第二金属层包含一源极及一汲极，其中所述源极与汲极分别位于所述图案化半导体层上的部份区域，所述闸极、图案化半导体层、源极及汲极构成一薄膜晶体管结构；形成一第二绝缘层；图案化所述第一绝缘层及所述第二绝缘层，以形成一第一接触窗及一第二接触窗；以及形成一图案化第二透明导电层，其包含一像素电极及一共享电极，其中所述像素电极透过所述第一接触窗与所述薄膜晶体管结构的汲极电性连接，所述共享电极透过所述第二接触窗与所述图案化第一透明导电层电性连接。本专利技术并提供一种像素结构，其是由一闸极线及一数据线所定义，所述像素结构包含:一共享线，提供一共同电压；一图案化第一透明导电层，其与所述共享线电性连接，并具有一第一共享电极，延伸至所述像素结构的显示区；一图案化第二透明导电层，位在所述图案化第一透明导电层上方，所述图案化第二透明导电层具有一像素电极及一第二共享电极；至少一绝缘层，设置于所述图案化第一透明导电层与所述图案化第二透明导电层之间；以及一薄膜晶体管结构，与所述图案化第一透明导电层及所述图案化第二透明导电层设置在相同的基板上，所述薄膜晶体管结构包含一闸极、一源极及一汲极，所述闸极电性连接至所述闸极线，所述源极电性连接至所述数据线；其中所述像素电极电性连接至所述薄膜晶体管结构的汲极，所述第二共享电极电性连接至所述第一共享电极，所述像素电极、第一共享电极及第二共享电极形成的电场会使液晶分子发生偏转，而且所述像素电极与所述第一共享电极间形成一储存电容。为避免画面闪烁，现有技术中需将两金属层所占面积增大，以获得较大的储存电容来降低馈通电压，如此会使得开口率下降。在本专利技术的像素结构中，储存电容主要是利用两透明导电层来形成，故可在不降低开口率的情形下增加储存电容来降低馈通电压，避免显示画面闪烁的情形发生。另一方面，本专利技术是一种混合IPS与FFS技术的像素结构，像素电极与第二共享电极类似于IPS架构的电极配置，而像素电极与第一共同电极类似于FFS架构的电极配置。附图说明下面结合附图和具体实施方式来详细说明本专利技术； 图1是现有的像素结构的俯视图。图2A是本专利技术像素结构的制造方法中形成一图案化第一金属层的示意图。图2B是图2A中沿A-B、C-D、E_F剖面线所绘制的剖面示意图。图3A是本专利技术像素结构的制造方法中形成一图案化第一透明导电层的示意图。图3B是图3A中沿A-B、C-D、E_F剖面线所绘制的剖面示意图。图4A是本专利技术像素结构的制造方法中形成一图案化半导体层的示意图。图4B是图4A中沿A-B、C-D、E_F剖面线所绘制的剖面示意图。图5A是本专利技术像素结构的制造方法中形成一图案化第二金属层的示意图。图5B是图5A中沿A-B、C-D、E_F剖面线所绘制的剖面示意图。图6A是本专利技术像素结构的制造方法中图案化第一绝缘层及一第二绝缘层的示意图。图6B是图6A中沿A_B、C_D、E-F剖面线所绘制的剖面示意图。图7A是本专利技术像素结构的制造方法中形成一图案化第二透明导电层的示意图。图7B是图7A中沿A_B、C_D、E-F剖面线所绘制的剖面示意图。图8A是本专利技术另一较佳实施例的像素结构的俯视图。图8B是图8A所示的像素结构的剖面示意图。图8C是图8A中图案化第一透明导电层的示意图。其中:10 储存电容 11下电极15 上电极 19薄膜晶体管结构111 闸极线 112共享线 113 闸极 151资料线152 源极 153汲极 161 接触窗 171像素电极 181 共享电极 25上电极21 下电极 28薄膜晶体管结构201 基板 210图案化第一金属层 211 闸极线 212共享线213闸极 220图案化第一透明导电层 220a 图案化第一透明导电层 230第一绝缘层 240 图案化半导体层 241半导体通道层242 奥姆接触层 250图案化第二金属层 251 资料线 252源极 253 汲极 260第二绝缘层 261 第一接触窗 262第二接触窗 270 图案化第二透明导电层 271像素电极 272共享电极。具体实施例方式为了使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本专利技术。本专利技术一种液晶显示器，包含数个像素结构，本专利技术的特点在于各像素结构是利用两透明导电层来形成储存电容(storage capacitor, Cst),并且本专利技术的像素结构是一种混合平面内转换(in plane switching, IPS)技术和边缘场切换(fringe fieldswitching, FFS)技术而实现的像素结构，兹将各像素本文档来自技高网...

【技术保护点】
一种像素结构的制造方法，其特征在于，所述制造方法包含：形成一图案化第一金属层于一基板上，所述图案化第一金属层包含一共享线及一闸极；形成一图案化第一透明导电层，所述图案化第一透明导电层的一部份覆盖该共享线，以与所述共享线电性连接；形成一第一绝缘层以覆盖所述图案化第一金属层及所述图案化第一透明导电层；形成一图案化半导体层于所述闸极上方的第一绝缘层上；形成一图案化第二金属层，所述图案化第二金属层包含一源极及一汲极，其中所述源极与所述汲极分别位于所述图案化半导体层上的部份区域，所述闸极、图案化半导体层、源极及汲极构成一薄膜晶体管结构；形成一第二绝缘层；图案化第一绝缘层及所述第二绝缘层，以形成一第一接触窗及一第二接触窗；以及形成一图案化第二透明导电层，其包含一像素电极及一共享电极，其中所述像素电极透过所述第一接触窗与所述薄膜晶体管结构的汲极电性连接，所述共享电极透过所述第二接触窗与所述图案化第一透明导电层电性连接。

【技术特征摘要】
2011.11.07 TW 1001406281.一种像素结构的制造方法，其特征在于，所述制造方法包含: 形成一图案化第一金属层于一基板上，所述图案化第一金属层包含一共享线及一闸极； 形成一图案化第一透明导电层，所述图案化第一透明导电层的一部份覆盖该共享线，以与所述共享线电性连接； 形成一第一绝缘层以覆盖所述图案化第一金属层及所述图案化第一透明导电层； 形成一图案化半导体层于所述闸极上方的第一绝缘层上； 形成一图案化第二金属层，所述图案化第二金属层包含一源极及一汲极，其中所述源极与所述汲极分别位于所述图案化半导体层上的部份区域，所述闸极、图案化半导体层、源极及汲极构成一薄膜晶体管结构； 形成一第二绝缘层； 图案化第一绝缘层及所述第二绝缘层，以形成一第一接触窗及一第二接触窗；以及形成一图案化第二透明导电层，其包含一像素电极及一共享电极，其中所述像素电极透过所述第一接触窗与所述薄膜晶体管结构的汲极电性连接，所述共享电极透过所述第二接触窗与所述图案化第一透明导电层电性连接。2.按权利要求1所述的像素结构的制造方法，其特征在于，形成所述图案化第一透明导电层的步骤包含: 沉积一第一透明导电层； 形成一第二图案化 光阻层于所述第一透明导电层上； 进行蚀刻制程，以形成所述图案化第一透明导电层，其中所述图案化第一透明导电层的一部份与所述共享线重叠，并且所述图案化第一透明导电层自所述共享线的一部份延伸至所述像素结构的显示区；以及移除所述第二图案化光阻层。3.按权利要求1所述的像素结构的制造方法，其特征在于，图案化所述第一绝缘层及所述第二绝缘层的步骤包含: 形成一第五图案化光阻层于所述第二绝缘层上； 进行蚀刻制程，去除部份所述第二绝缘层及所述第一绝缘层，以形成所述第一接触窗暴露出所述图案化第二金属层中与所述汲极电性连接的部份，并形成所述第二接触窗以暴露出部份所述图案化第一透明导电层；以及移除所述...

【专利技术属性】
技术研发人员：高翎志，蔡居宏，黄昆财，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：