像素结构及其制造方法技术

本发明专利技术有关于一种像素结构及其制造方法，其结构包括基板、扫描线、数据线、第一绝缘层、主动元件、第二绝缘层、电容电极及第一像素电极。扫描线与数据线相交错以及配置于基板上，且数据线包括彼此连接的线性传输部以及跨线传输部。第一绝缘层覆盖扫描线以及线性传输部并位于扫描线与跨线传输部之间。主动元件连接于扫描线与数据线，其中主动元件包括栅极、氧化物通道、源极及漏极。第二绝缘层位于氧化物通道以及线性传输部上方。电容电极配置于线性传输部上方。第一像素电极连接于漏极。藉此，可以降低像素结构中的寄生电容与耗电。本发明专利技术可以降低像素结构的寄生电容，进而减少像素结构的耗电量。

【技术实现步骤摘要】

本专利技术是有关于一种元件的结构及其制造方法，且特别是有关于一种。
技术介绍
平面显示器主要有以下几种有机电激发光显示器(organicelectroluminescence display)、电衆显不器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display),其中又以薄膜晶体管液晶显示器的应用最为广泛。一般而言，薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板(thin film transistor array substrate)、彩色滤光阵列基板(color filtersubstrate)和液晶层(liquid crystal layer)所构成,其中薄膜晶体管阵列基板包括多条扫描线(scan lines)、多条电容电极线(capacitor electrode lines)、多条数据线(data lines)以及多个阵列排列的主动元件以及连接于主动元件的多个像素电极，且各个主动元件分别与对应的扫描线及数据线电性连接。薄膜晶体管阵列基板的制作过程通常包括多次的微影及蚀刻步骤。在一般常见的制造技术当中，栅极、扫描线与电容电极线仅是利用第一导电层所构成，源极、漏极与数据线仅是利用第二导电层所构成，其中第一导电层以及第二导电层之间至少具有一层介电层，且第二导电层是此两导电层中较为接近于像素电极的。这样的设计常常因为像素电极与数据线之间的耦合效应影响像素电极上的显示电压。因此，一种仅利用第一导电层制作数据线的技术被提出，并且在这种技术中，可仅利用第二导电层制作电容电极线使电容电极线与数据线的配置面积重叠以减少导电层构件的配置面积。然而，由于电容电极线至少有部分重叠于数据线，因此在电容电极线与数据线之间，通常会存在所谓的寄生电容。寄生电容的存在，将会使数据线的负载增加而不利于薄膜晶体管阵列的驱动。
技术实现思路
本专利技术提供一种像素结构，其可以降低像素结构的寄生电容，进而减少像素结构的耗电量。本专利技术提供一种像素结构的制造方法，其可以简化制程步骤以减少光罩的使用数量而降低所需的成本。本专利技术提出一种像素结构，其包括基板、扫描线、数据线、第一绝缘层、主动元件、第二绝缘层、电容电极及第一像素电极。扫描线配置于基板上。数据线配置于基板上，扫描线与数据线相交错，且数据线包括彼此连接的线性传输部以及跨线传输部，其中跨线传输部横跨扫描线。第一绝缘层覆盖扫描线以及线性传输部并位于扫描线与跨线传输部之间。主动元件连接于扫描线与数据线，其中主动元件包括栅极、氧化物通道、源极及漏极。栅极连接扫描线。氧化物通道位于栅极上方，且第一绝缘层位于栅极与氧化物通道之间。源极连接数据线的跨线传输部。源极与漏极位于氧化物通道的两侧。第二绝缘层包括位于氧化物通道上方的蚀刻阻挡图案以及位于线性传输部上方的隔离图案，且隔离图案接触于第一绝缘层。电容电极配置于隔离图案上并且位于线性传输部上方。第一像素电极连接于漏极。本专利技术提出一种像素结构的制造方法，其包括以下步骤。图案化第一导电层于基板上形成扫描线、栅极以及线性传输部，栅极连接扫描线，且线性传输部与扫描线彼此分离，其中扫描线的延伸方向与线性传输部的延伸方向相交错。于基板上形成第一绝缘层以覆盖扫描线、栅极以及线性传输部。于第一绝缘层上形成位于栅极上方的氧化物通道。于第一绝缘层以及氧化物通道上形成第二绝缘层，其中第二绝缘层包括位于氧化物通道上方的蚀刻阻挡图案以及位于线性传输部上方的隔离图案，且隔离图案接触于第一绝缘层。图案化第二导电层于第二绝缘层上方形成源极、漏极、跨线传输部以及电容电极，源极与漏极位于氧化物通道的两侧，跨线传输部横跨扫描线，电容电极配置于隔离图案上并且位于线性传输部上方。于基板上形成第一像素电极，连接于漏极。基于上述，本专利技术的像素结构及其制作方法，通过图案化第一导电层以将数据线的线性传输部、扫描线及栅极形成于同一层，并且将位于主动元件的通道上方以作为蚀刻阻挡层的第二绝缘层进一步配置在数据线的线性传输部上。此时，通过第二导电层制作的电容电极重叠于数据线的线性传输部时，数据线的线性传输部与电容电极之间配置有多层绝缘层。如此一来，不仅可以利用第二绝缘层所定义出来的蚀刻阻挡图案保护通道，同时可以利用第二绝缘层降低数据线与电容电极之间的电容耦合效应，进而降低像素电极的耗电量。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1A是本专利技术第一实施例的像素结构的俯视示意图；图IB是图IA的像素结构在剖面线1-1’及11-11’的剖面图；图2A是本专利技术第一实施例的像素结构的俯视示意图；图2B是图2A的像素结构在剖面线1-1’及11-11’的剖面图；图3A是本专利技术第一实施例的像素结构的俯视示意图；图3B是图3A的像素结构在剖面线1-1’及11-11’的剖面图；图4A是本专利技术第一实施例的像素结构的俯视示意图；图4B是图4A的像素结构在剖面线1-1’及11-11’的剖面图；图5A是本专利技术第一实施例的像素结构的俯视示意图；图5B是图5A的像素结构在剖面线1-1’及11_11’的剖面图；图6A是本专利技术第一实施例的像素结构的俯视示意图；图6B是图6A的像素结构在剖面线1-1’及的剖面图；图7A是本专利技术第一实施例的像素结构的俯视示意图；图7B是图7A的像素结构在剖面线1_1’及II-II’的剖面图；图8A是本专利技术第一实施例的像素结构的俯视示意图；图8B是图8B的像素结构在剖面线1_1’及II-II’的剖面图；图9A是本专利技术第二实施例的像素结构的俯视示意图9B是图9A的像素结构在剖面线ΙΙΙ-ΙΙΓ及IV-IV’的剖面图；图IOA是本专利技术第二实施例的像素结构的俯视示意图；图IOB是图IOA的像素结构在剖面线ΠΙ-ΠΓ及IV-IV’的剖面图；图IlA是本专利技术第二实施例的像素结构的俯视示意图；图IlB是图IlA的像素结构在剖面线ΙΙΙ-ΙΙΙ’及IV-IV’的剖面图；图12Α是本专利技术第二实施例的像素结构的俯视示意图；图12Β是图12Α的像素结构在剖面线ΠΙ-ΠΓ及IV-IV’的剖面图；图13Α是本专利技术第三实施例的像素结构的俯视示意图；图13Β是图13Α的像素结构在剖面线V_V’及VI-VI’的剖面图；图14A是本专利技术第三实施例的像素结构的俯视示意图；图14B是图14A的像素结构在剖面线V-V’及VI-VI’的剖面图；图15A是本专利技术第三实施例的像素结构的俯视示意图；图15B是图15A的像素结构在剖面线V_V’及VI-VI’的剖面图；图16A是本专利技术第四实施例的像素结构的俯视示意图；图16B是图16A的像素结构在剖面线VII-VII’及VIII-VIII’的剖面图。其中，附图标记10a、10b、10c、IOd :像素结构100 :基板111 :扫描线112:数据线112a:线性传输部112b:跨线传输部120 :第一绝缘层130 :主动元件131 :栅极133 :氧化物通道135 :源极137 :漏极140,240 :第二绝缘层141 :蚀刻阻挡图案142:隔离图案150:电容电极151 :第一部152 :第二部160:第三绝缘层170、370 :第一像素电极380:第本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄德群，林祥麟，黄国有，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：