一种ESD保护器件及其制备方法技术

本发明专利技术提供一种ESD保护器件及其制备方法。该ESD保护器件包括：第一覆铜板CCL衬底，第一CCL衬底由第一核层和分别位于第一核层相对立的两侧上的第一铜层和第二铜层构成；在第二铜层中形成并延伸到第一核层中的第一沟槽；填充在第一沟槽中的浆料层；以及覆盖在第二铜层上的第一树脂层。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种ESD保护器件及其制备方法。
技术介绍
随着集成电路工艺的不断发展，晶体管尺寸已经缩减到亚微米甚至深亚微米阶段。器件物理尺寸的减小，大大提高了电路的集成度，但是高集成度器件的可靠性问题也随之而来。ESD (静电放电)就是引起电子设备与元器件失效的最主要原因之一。这主要是因为随着元器件尺寸的缩小，MOS元件的栅极氧化层厚度逐渐变薄，这种变化虽然可以大幅度提高电路的工作效率，但是却使电路变得更加脆弱，从而在受到静电冲击时，电路很容易失效。 为了解决由于ESD造成的电子设备与元器件的可靠性问题，集成电路中必须加入具有高性能、高耐受力的ESD保护器件。ESD保护器件一般配置在电路的信号线路与接地端之间，在电路正常工作状态下，ESD保护器件两端被中间的介质层隔开，呈现出高阻状态，信号不会通过ESD保护器件而流入接地端。当电路受到ESD影响时，例如人皮肤上的静电施加在电路上时，电路中出现一个很大的电压值，大电压的产生使得ESD保护器件两端出现大的电势差，此时ESD保护器件被击穿，由高阻状态转变为导通状态，这样就将静电导入到接地端，避免了工作电路因为电压过大造成的损坏。在静电导出后，ESD保护器件两端的电势差也随之消失，ESD保护器件又回到高阻状态。传统的ESD保护器件的制作方法流程如图Ia至If所示。如图Ia所示，选取半导体衬底1，所述半导体衬底I上有其保护作用的氮化硅层2。如图Ib所示，在所述氮化硅层2上开槽，使所述半导体衬底I裸露出来。如图Ic所示，对所述半导体衬底I的裸露出来的部分进行刻蚀，使所述半导体衬底I在所述裸露出来的部分中形成沟槽。如图Id所示，使用氧化工艺在所述半导体衬底I的所述沟槽的内壁和底部上形成氧化层3，所述氧化层3主要起绝缘的作用。如图Ie所示，在所述半导体衬底I的沟槽中填充多晶硅4，所述多晶硅4将该沟槽填满。如图If所不,将所述氮化娃层2以及露出所述半导体衬底I的表面的多晶娃4去除。这样，就能够利用所述多晶硅4制作PN结二极管，所述PN结二极管为ESD保护器件。随着当前高速信号传输的应用越来越多，ESD保护器件自身的寄生电容越大对高速信号传输所造成的信号失真、损耗影响也就越大。由于根据现有技术的此类ESD保护器件是利用PN结的反向击穿原理来达到静电保护的目的的，其采用的是半导体制作工艺，因此此类ESD保护器件往往要用较高的制造成本才能达到超小寄生电容容值与漏电流电流值(例如，实现小于O. 2pf的寄生电容容值和小于IOOnA的漏电流流值)。此外通过此类ESD保护器件的电流过大时，可能会造成ESD器件炸裂而形成开路现象。
技术实现思路
本专利技术针对现有技术中ESD保护器件的上述缺陷，提供一种能够克服上述缺陷的ESD保护器件及其制备方法。本专利技术提供一种ESD保护器件，该ESD保护器件包括第一覆铜板CCL衬底,所述第一 CCL衬底由第一核层(22)和分别位于所述第一核层(22)相对立的两侧上的第一铜层(21)和第二铜层(23)构成；在所述第二铜层(23)中形成并延伸到所述第一核层(22)中的第一沟槽；填充在所述第一沟槽中的浆料层(29);以及覆盖在所述第二铜层(23)上的第一树脂层(24)。 本专利技术还提供一种制备ESD保护器件的方法，包括提供第一覆铜板CCL衬底，所述第一 CCL衬底由第一核层(22)和分别位于所述第一核层(22)相对立的两侧上的第一铜层(21)和第二铜层(23)构成；在所述第二铜层(23)中形成延伸到所述第一核层(22)中的第一沟槽；在所述第一沟槽中以及所述第二铜层(23)的表面上形成第一树脂层(24)；在所述第一树脂层(24)上形成保护层(31)；去除所述第一沟槽中及该第一沟槽上方部分的所述第一树脂层(24)和所述保护层(31)以形成第二沟槽；在所述第二沟槽中和所述保护层(31)上形成浆料层(29);以及去除位于所述第一树脂层(24)上的所述保护层(31)和所述浆料层(29)。与现有技术相比，本专利技术具有以下优点首先，制备根据本专利技术的ESD保护器件可以采用现有成熟度高的PCB或封装基板加工工艺，而非半导体加工工艺，使根据本专利技术的ESD保护器件的加工难度降低、制造成本降低，提高根据本专利技术的ESD保护器件的可制造性；其次，根据本专利技术的ESD保护器件在PCB或封装基板结构中结合了具备特殊功能的浆料，在正常工作电压下，浆料保持高阻状态，当电压超过触发电压时浆料变成低阻状态以实现静电保护，而浆料与PCB或封装基板结构本身具备极低的寄生电容与漏电流，因此根据本专利技术的ESD保护器件的电容、漏电流与现有ESD保护器件的电容、漏电流相比均减小了(例如，根据本专利技术的ESD保护器件能够实现小于O. 2pf的寄生电容容值和小于IOOnA的漏电流流值)，这对降低高频/高速电路的信号失真与损耗、降低电路功耗、提高电路的工作效率具有重要的意义；第三，根据本专利技术的ESD保护器件中引入了树脂材料，降低了所述ESD保护器件的第二、第三沟槽加工难度，提高了所述ESD保护器件的可制造性，降低了制造成本，使根据本专利技术的ESD保护器件在市场竞争中更加具有潜力。附图说明图Ia至If示出了现有ESD保护器件的制作方法的流程图，其中所示的为各个流程中ESD保护器件的截面图；图2a、2b和2c分别是根据本专利技术实施方式的ESD保护器件的剖面图、俯视图和仰视图；图3a至3g为制备根据本专利技术的ESD保护器件的下体部分的流程图，其中所示的为各个流程中下体部分的截面图；图4a至4e为制备根据本专利技术的ESD保护器件的上体部分的流程图，其中所示的为各个流程中上体不同的截面图；图5为根据本专利技术的ESD保护器件阵列的截面图；以及图6a、6c、6d为从ESD保护器件阵列中获得单个ESD保护器件的流程图，图6b是图6a的俯视图。具体实施例方式下面结合附图来详细描述根据本专利技术的ESD保护器件的结构及其制备方法。如图2a所示，根据本专利技术一种实施方式的ESD保护器件包括第一覆铜板CCL衬底，所述第一 CCL衬底由第一核层22和分别位于所述第一核层22相对立的两侧上的第一 铜层21和第二铜层23构成；在所述第二铜层23中形成并延伸到所述第一核层22中的第一沟槽；填充在所述第一沟槽中的浆料层29 ;以及覆盖在所述第二铜层23上的第一树脂层24。上述结构形成了根据本专利技术实施方式的ESD保护器件的下体部分。为了能够对根据本专利技术实施方式的ESD保护器件的下体部分进行保护，根据本专利技术实施方式的ESD保护器件还包括上体部分，其中上体部分包括第二 CCL衬底，所述第二CCL衬底由第二核层27和位于所述第二核层27的一侧上的第三铜层28构成；覆盖在所述第二核层27的与所述第三铜层28所处的一侧相对立的一侧上的第二树脂层26 ;在所述第二树脂层26中形成并延伸到所述第二核层27中的第二沟槽。将所述上体部分中的所述第二树脂层26与所述下体部分中的第一树脂层24相接触，将所述第一铜层21和所述第三铜层28各自中的部分铜层移除，并使所述第一铜层21、所述第二铜层23以及所述第三铜层28的分别位于所述第二沟槽同一侧的部分彼此电连接以分别形成所述ESD保护器件的引出电极，就形成了能够实现对所述下体部分进行保护的完整ESD保护器件。图2b和图本文档来自技高网...

【技术保护点】
一种ESD保护器件，该ESD保护器件包括：第一覆铜板CCL衬底，所述第一CCL衬底由第一核层（22）和分别位于所述第一核层（22）相对立的两侧上的第一铜层（21）和第二铜层（23）构成；在所述第二铜层（23）中形成并延伸到所述第一核层（22）中的第一沟槽；填充在所述第一沟槽中的浆料层（29）；以及覆盖在所述第二铜层（23）上的第一树脂层（24）。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄冕，
申请(专利权)人：深圳中科系统集成技术有限公司，
类型：发明
国别省市：