半导体器件制造技术

本发明专利技术提供一种半导体器件，其通过低电容和低电阻实现大电容变化比。外延层形成于第一导电类型半导体衬底的主表面中。通过器件绝缘区域将外延层划分为第一区域和第二区域。在第一区域的外延层的表面处配备有ＰＮ结部分，其具有第二导电类型半导体层并且配置可变电容元件。在第二区域的外延层的表面处配备有ＰＮ结部分，该ＰＮ结具有第二导电类型半导体层，该层的下部形成为比配置上述可变电容ＰＮ结的第二导电类型的半导体层更靠近半导体衬底，并且该层配置为固定电容。半导体衬底的背表面连接到控制电压端，配置可变电容ＰＮ结的第二导电类型半导体层连接到第一信号端，并且配置固定电容ＰＮ结的第二导电类型半导体层连接到第二信号端，由此配置可变滤波器电路。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，并且涉及例如在应用于在天线电 路等中所使用的可变电容二极管时有效的技术。
技术介绍
已知的日本未审专利申请No. 2006-319477作为在对应于虫奪窝电 话频带和数字TV (电视)频带的便携式无线设备和移动无线设备中 实施的解码天线的示例。同一出版物公开了以相反极串行连接的两 个可变电容二极管，从而以低电压获得电容的大的变化。
技术实现思路
在可变电容二极管中，已经将在给定的特定电压下的电容标准 化，而端到端电容c根据施加到其上的反向电压而变化。 一般将在 低电压侧和高电压侧上的所施加的多个电压处的电容值进行标准 化，并且将用低电压侧上的电容值除以高电压侧上的电容值而获得 的值称作电容变化比。在维持电容变化比的同时将可变电容二 极管带到低电容时所获得的模拟结果如图8和图9所示。在此，等 效串联电阻Rs用以下近似表达式(1)来表示。关于此模拟，当S (结区域)设置为一半时，电容值c应当为1/4,如图8所示，而等 效串联电阻Rs变为四倍甚至更大，如图9所示。Rs = pepi (depi/S)十psub ( dsub/S ) +Rc …(l)其中 pepi和psub分另'J表示epi层禾口4于底的电阻率，dsub表示4于底的 厚度，depi表示执行的epi层的厚度(从epi层的厚度减去p区的厚 度和消耗层的厚度而得的)，Rc表示Al(铝)电极和金电极与硅之 间的接触电阻，S表示pn结区域。当利用电容根据施加到其上的电压而变化的这种特征时，使用 针对数字T V调谐器的可变电容二极管，并且将其调谐到期望接收的 无线电波(分配给每个信道的频率)。已经从2006年4月开始使用 数字陆地广播(所谓的单段广播)用于移动终端。通过诸如蜂窝电 话和车载TV的移动设备，可以实现观看单段广播节目。在功耗方面， 已经要求针对低电压范围(小于或者等于3V)的测量或者支持用于 这些对应于单段广播的、能够通过便携式设备进行观看的TV调谐器 产品。而来自蜂窝电话制造商的第一代模型现在正在销售，全部采 用了条形天线，通过将该条形天线从它们的主体内伸展出来而对其 进行使用。然而，从移动设备的设计特征来看，内置天线是主流。 即使在单段广播的情况下也非常需要内置天线。考虑为了利用上述内置天线有效接收用于单段广播的大范围的 频带，将需要低电压范围内(约为0V到3V)的高电容变化比用于 可调谐天线的可变电容二极管，其适应共振波长的变化。另一方面， 可变电容二极管需要具有高Q值(选择性)从而提高调谐电路的选 择性并且防止增益的减小。该Q值用以下近似表达式(2)给出。尽 管该Q值如方程(2)所示明显根据频率f变化，但是其可以表示为 与频率f无关的量，其中Q值用等效串联电阻Rs来表示。 Q= 1/ (2兀.f'Ct.Rs) ... (2)其中f表示频率，Ct表示电容值，并且Rs表示等效串联电阻。这样， 在需要保持低电容并且减小Rs从而提高Q值的同时，Q值与电容变 化比存在折中关系。尽管相关领域的专利文献1满足了上述在低电 压可以获得电容的较大变化的条件，但其具有以下问题。首先，需 要使用两个可变电容元件并且部件的数目增加。其次，因为两个可 变电容元件以串联布置来连接，电容值可以减小到1/2,而等效串联电阻Rs增加两倍，因此减小了 Q值。这包括了类似于以下情况中的 问题，即减小结区域S从而减小电容值C，如图8和图9所示。因 此这导致本专利技术的产生从而获得保持在低Ct和低Rs的同时能够维 持较大电容变化比的半导体器件。本专利技术的目的是提供一种半导体器件，其已经在保持低电容和 低电阻的同时实现了较大电容变化比。根据本说明书的描述和附图， 本专利技术的上述和其它目的以及新颖特征将变得更加明显。根据本申请的一个实施方式如下在半导体衬底上形成具有比半导体衬底杂质浓度低的杂质浓度的第 一导电类型的第 一半导体 层。在第一半导体层的主表面的第一区域中形成具有比第一半导体 层杂质浓度高的杂质浓度的第一导电类型第二半导体层。在第二半 导体层的表面中形成具有与第一导电类型相反的第二导电类型的第 三半导体层。在第三半导体层上形成第一电极并且将其电连接到第 三半导体层。在第一半导体层的主表面的第二区域中形成具有第二 导电类型的第四半导体层，该第二区域不同于第一区域。在第四半 导体层上形成电连接到第四半导体层的第二电极。在半导体衬底的 后表面形成电连接到半导体衬底的第三电极。配置包括由第二半导 体层和第三半导体层形成的PN结的二极管元件。形成包括第一半导 体层、半导体村底和第二区域中的第四半导体层的电容元件。将可 变滤波器电路配置为其中第三电极连接到控制电压端，第一电极和 第二电极分别连接到第 一信号端和第二信号端，并且通过施加到控 制电压端的电压而对二极管元件的电容进行控制。第四半导体层的 底部形成于比第三半导体的层的下部更靠近半导体衬底的位置处。在一个半导体衬底上提供有可变电容部分和基本上作为固定电 容的电容部分。通过共同使用半导体衬底的串联电路来减小电容值。 另外，第四半导体层的底部形成在比第三半导体层的下部更靠近半 导体的衬底的位置处，由此减小了低浓度的第一半导体层(外延层) 处的电阻分量，从而可以防止串联电路处Rs的增加。附图说明图1A和图1B是示出了根据本专利技术的配置可变电容二极管的半 导体芯片的一个实施方式的配置图2A和图2B是示出了根据本专利技术的半导体器件的一个实施方 式的配置图3是示出了根据本专利技术的半导体器件的 一个实施方式的后视实施方式的电路图5A至图5C是描述根据本专利技术的半导体芯片的一个实施方式 的制造工艺剖面图6是示出根据本专利技术的半导体芯片的另一实施方式的剖面图7A、图7B1以及图7B2是示出了在图6中所示的半导体芯片 的一个实施方式的制造工艺剖面图8是示出了所讨论的可变电容二极管在本专利技术之前的电容值 的模拟结果的特征图；以及图9是示出了所讨论的可变电容二极管在本专利技术之前的电阻值 的模拟结果的特征图。具体实施例方式图1A和图1B示出了根据本专利技术的配置可变或者可编程滤波器 电路的半导体芯片的一个实施方式的配置图，在此半导体芯片意味 着半导体器件，其包括含有单晶硅的半导体衬底、含有在半导体衬底上外延生长的单晶硅的半导体层、通过将杂质掺杂进半导体层而 形成的半导体层、连接到半导体层的金属电极、用于保护每个半导 体层的表面的诸如氧化硅薄膜的绝缘薄膜等。图1A示出了剖面部分，并且图1B示出了上表面部分。在图1A 中，外延层(epi (N--):第一半导体层)2形成于半导体衬底的 主表面中，该外延层的杂质浓度低于配置可变电容二极管VC的阴7极侧的N-型半导体衬底(N-SUB) 1。通过具有沟槽结构的器件绝缘 区域6将外延层(epi (N—) )2划分为对应于可变电容二极管VC (Cl )的第一区域和对应于基本工作为固定电容器的电容器SW (C2)的第二区域。器件绝缘区域6主要形成用于抑制工作时添加 到可变电容二极管VC的寄生电容和消耗层的横向扩展的目的。尽管没有特别的限制，但是对应于可变电容二极管VC(C1)的 第 一 区域圆形地形成在形状为正方形的半导体芯片的中心部分，如 图1B所示的平面图。使得形成了包围圆形第一区域的形状为环形本文档来自技高网...

【技术保护点】
一种用于配置可变滤波器电路的半导体器件，包括：具有第一导电类型的半导体衬底；具有第一导电类型的第一半导体层，形成于半导体衬底上，该第一半导体层具有低于半导体衬底杂质浓度的杂质浓度；具有第一导电类型的第二半导体层，形成于第一半导体层的主表面的第一区域中，该第二半导体层具有高于第一半导体层杂质浓度的杂质浓度；第三半导体层，形成于第二半导体层的表面中并且具有与第一导电类型相反的第二导电类型；第一电极，形成于第三半导体层上并且电连接到第三半导体层；具有第二导电类型的第四半导体层，形成于第一半导体层的主表面的第二区域中，所述第二区域不同于所述第一区域；第二电极，形成于第四半导体层上并且被电连接到第四半导体层；以及第三电极，形成于半导体衬底的背表面并且被电连接到半导体衬底，其中形成有包含ＰＮ结的二极管元件，所述ＰＮ结由第二半导体层和第三半导体层形成，其中形成有电容元件，所述电容元件包括第一半导体层、半导体衬底以及第二区域中的第四半导体层，其中第三电极被连接到控制电压端，其中第一和第二电极分别连接到第一信号端和第二信号端，以及其中二极管元件的电容通过施加到控制电压端的电压来控制。

【技术特征摘要】
JP 2007-4-24 2007-1142801.一种用于配置可变滤波器电路的半导体器件，包括具有第一导电类型的半导体衬底；具有第一导电类型的第一半导体层，形成于半导体衬底上，该第一半导体层具有低于半导体衬底杂质浓度的杂质浓度；具有第一导电类型的第二半导体层，形成于第一半导体层的主表面的第一区域中，该第二半导体层具有高于第一半导体层杂质浓度的杂质浓度；第三半导体层，形成于第二半导体层的表面中并且具有与第一导电类型相反的第二导电类型；第一电极，形成于第三半导体层上并且电连接到第三半导体层；具有第二导电类型的第四半导体层，形成于第一半导体层的主表面的第二区域中，所述第二区域不同于所述第一区域；第二电极，形成于第四半导体层上并且被电连接到第四半导体层；以及第三电极，形成于半导体衬底的背表面并且被电连接到半导体衬底，其中形成有包含PN结的二极管元件，所述PN结由第二半导体层和第三半导体层形成，其中形成有电容元件，所述电容元件包括第一半导体层、半导体衬底以及第二区域中的第四半导体层，其中第三电极被连接到控制电压端，其中第一和第二电极分别连接到第一信号端和第二信号端，以及其中二极管元件的电容通过施加到控制电压端的电压来控制。2. 根据权利要求1所述的半导体器件，其中半导体衬底和第 一半导体层分别成形为平面上视为正方形 的形状，以及其中所述第一区域提供在所述第一半导体层的中...

【专利技术属性】
技术研发人员：野泽俊哉，二井手亮，饭岛至，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[]