具有随机编程功能的双平面型闪存器件及其编程操作方法技术

提供了一种具有随机编程功能的双平面型闪存器件及其编程操作方法。闪存器件包括第一平面、第二平面、第一Ｘ－解码器和第二Ｘ－解码器。第一平面包括在行方向中连续排列的第一存储块。第二平面包括在行方向中连续排列的第二存储块。第一Ｘ－解码器响应第一块寻址信号激活第一存储块之一。第二Ｘ－解码器响应第二块寻址信号激活第二存储块之一。被第一存储块的第一Ｘ－解码器激活的块不同于被第二存储块的第二Ｘ－解码器激活的块。因此，在编程操作期间，具有不同块地址的两个平面的存储块可以被选择和编程。因此，能够增强了闪存器件的操作性能。

【技术实现步骤摘要】

本专利技术涉及一种闪存器件，具体地说，涉及一种具有随机编程功能的双平面型闪存器件及其编程方法。
技术介绍
最近，随着对具有大存储容量的半导体存储器件需求的增加，已经开发了各种增加了存储容量的半导体存储器件。为了增加存储容量，所述半导体器件的闪存器件被设计成多平面型。所述多平面型闪存器件包括多个平面。该多个平面中的每个平面包括多个存储块。图1的简要框图示出了相关技术的双平面型闪存器件。参看图1，闪存器件10包括寻址计数器11、X-解码器12、Y-解码器13、平面14和15以及数据I/O电路16。平面14、15分别包括存储块MBF1到MBFN、MBS1到MBSN(N是整数)和页缓冲单元17、18。寻址计数器11接收平面寻址信号PLA_ADD、列寻址信号COL_ADD、块寻址信号BLK_ADD和页寻址信号PAG_ADD并输出内部平面寻址信号PADD、内部列寻址信号CADD、内部块寻址信号BADD和内部页寻址信号GADD。Y-解码器13响应内部平面寻址信号PADD和内部列寻址信号CADD选择页缓冲单元17、18中的一个。Y-解码器13选择页缓冲单元17、18中一个的原因是页缓冲单元17、18共享数据I/O电路16。因此，不是同时而是逐一连续地执行页缓冲器17、18的数据输入或输出操作。X-解码器12响应内部块寻址信号BADD选择平面14、15中每一个的存储块MBF1到MBFN或MBS1到MBSN中的一个。此时，X-解码器12选择平面14、15中同时具有相同块地址的存储块。例如，当选择平面14的第一存储块MBF1时，也选择平面15的第一存储块MBS1。如上所述，在闪存器件10中，X-解码器12可以只选择具有相同块地址的平面14、15的存储块(例如，MBF1、MBS1)。换言之，X-解码器不能选择具有不同块地址的平面14、15的存储块。因此，在闪存器件10的编程操作中，对具有相同块地址的平面14、15的存储块MBF1、MBS1编程。闪存器件10的编程操作能限制闪存器件10的操作性能。
技术实现思路
本专利技术的一个实施例在于提供一种具有随机编程功能的双平面型闪存器件，其中，在编程操作期间选择两个平面的具有不同块地址的存储块，由此增强所述操作性能。本专利技术的另一个实施例在于提供一种具有随机编程功能的双平面型闪存器件的编程方法，其中，在编程操作期间，选择和编程具有不同块地址的两个平面的存储块，由此，增强所述操作性能。根据本专利技术的一个方面，提供了一种闪存器件，包括第一平面、第二平面、第一X-解码器和第二X-解码器。所述第一平面包括在行方向上连续排列的多个第一存储块。所述第二平面包括在行方向上连续排列的多个第二存储块。所述第一X-解码器响应第一块寻址信号激活所述第一存储块之一。所述第二X-解码器响应第二块寻址信号激活所述第二存储块之一。由所述第一存储块的第一X-解码器激活的块地址不同于由所述第二存储块的第二X-解码器激活的块地址。根据本专利技术的另一方面，提供了一种闪存器件的编程操作方法，包括下述步骤在包括在第一平面内的第一页缓冲单元中存储第一输入数据；激活包括在所述第一平面内并在行方向上连续排列的多个第一存储块之一；在包括在第二平面内的第二页缓冲单元中存储第二输入数据；激活包括在所述第二平面内并在行方向上连续排列的多个第二存储块之一；和当所述第一存储块中的一个和所述第二存储块中的一个被激活时，将包括在所述第一和第二页缓冲单元内的所述第一和第二输入数据发送给被激活的第一和第二存储块。所述被激活的第一存储块的块地址不同于所述被激活的第二存储块的块地址。附图说明当结合附图考虑时，通过参考下面的详细说明，可以更加清楚和更好理地解本专利技术的更加完整的评价和很多附加的优点，附图中，相同的附图标记表示相同或类似的构件，其中图1的简要框图示出了相关技术的双平面型(dual-plane)闪存器件；图2的简要框图示出了根据本专利技术实施例的双平面型闪存器件；图3示出了图2所示的平面的详细电路；和图4示出了图2所示的双平面型闪存器件的编程操作的信号时序。具体实施例方式下面将参照附图结合某些范例型实施例详细描述本专利技术。图2示出了根据本专利技术实施例的双平面型闪存器件的简要框图。参看图2，闪存器件100包括输入缓冲器101；控制逻辑电路102；主寻址计数器103；子寻址计数器104；X-解码器105、106；高压发生器107；Y-解码器108、109和平面110、111。输入缓冲器101接收命令信号CMD或外部寻址信号ADD0到ADDF(F是整数)并将它们输出给控制逻辑电路102。控制逻辑电路102响应命令信号CMD生成读命令READ、编程命令PGM和擦除命令ERS之一。最好，控制逻辑电路102可以接收包括页编程建立码(例如，80h)的命令信号CMD，然后当接收包括页编程建立码(例如，81h)的命令信号CMD时生成编程命令PGM。此外，控制逻辑电路102响应命令信号CMD在一设定时间内禁止准备好/忙碌条形(bar)信号。具体地说，当命令信号CMD包括确认码(例如，11h)时，控制逻辑电路102在第一设定时间D1内禁止准备好/忙碌条形信号R/Bb(参看图4)。结果是，控制逻辑电路102识别出诸如存储器控制器(未示出)的外部控制设备已经接收了准备好/忙碌条形信号R/Bb并且输入数据已经被输入给了闪存器件100的平面110。此外，当命令信号CMD包括确认码(例如，10h)时，控制逻辑电路102在第二设定时间D2内禁止准备好/忙碌条形信号R/Bb(参看图4)，第二设定时间D2长于第一设定时间D1。结果是，控制逻辑电路102识别所述外部控制设备已经接收了准备好/忙碌条形信号R/Bb且闪存器件100正处在编程操作状态。另外，控制逻辑电路102接收外部寻址信号ADD0到ADDF，并输出块寻址信号BLK_ADD、平面寻址信号PLA_ADD、列寻址信号COL_ADD和页寻址信号PAG_ADD(即，输入寻址信号)。主寻址计数器103基于块寻址信号BLK_ADD和平面寻址信号PLA_ADD输出内部块寻址信号BADD1和内部平面寻址信号PLADD。主寻址计数器103还基于列寻址信号COL_ADD和页寻址信号PAG_ADD输出内部列寻址信号CLADD和内部页寻址信号GADD。子寻址计数器104基于块寻址信号BLK_ADD和平面寻址信号PLA_ADD输出内部块寻址信号BADD2。X-解码器105响应内部块寻址信号BADD1输出块选择信号FBS1到FBSK(K是整数)。此外，X-解码器105解码所述内部页寻址信号GADD并向高压发生器107输出行解码信号RDEC。X-解码器106响应内部块寻址信号BADD2输出块选择信号SFS1到SBSK。高压发生器107响应编程命令PGM分别将漏极偏压VGD和源极偏压VGS提供给全局漏极选择线GDSL和全局源极选择线GSSL。高压发生器107还响应编程命令PGM将字线偏压VGW1到VGWJ(J是整数)分别提供给全局字线GWL1到GWLJ。此时，高压发生器107响应行解码信号RDEC生成其偏压电平不同于其余字线偏压电平的字线偏压VGW1到VGWJ中的一个。例如，在闪存器件100的编程操作期间，高压发生器107可以响应所述行解码信号RDEC生成具有编程本文档来自技高网...

【技术保护点】
一种闪存器件，包括：第一平面，具有在行方向上连续排列的多个第一存储块；第二平面，具有在行方上中连续排列的多个第二存储块；第一Ｘ－解码器，用于响应第一块寻址信号来激活所述多个第一存储块中的一个；第二Ｘ－解码器，用于响应第二块寻址信号激活所述多个第二存储块中的一个，其中，在编程操作期间，被所述第一Ｘ－解码器激活的所述第一存储块的块地址不同于被所述第二Ｘ－解码器激活的所述第二存储块的块地址。

【技术特征摘要】
KR 2006-3-31 29635/061.一种闪存器件，包括第一平面，具有在行方向上连续排列的多个第一存储块；第二平面，具有在行方上中连续排列的多个第二存储块；第一X-解码器，用于响应第一块寻址信号来激活所述多个第一存储块中的一个；第二X-解码器，用于响应第二块寻址信号激活所述多个第二存储块中的一个，其中，在编程操作期间，被所述第一X-解码器激活的所述第一存储块的块地址不同于被所述第二X-解码器激活的所述第二存储块的块地址。2.如权利要求1所述的闪存器件，还包括控制逻辑电路，用于接收外部寻址信号和输出输入寻址信号；主寻址计数器，用于基于所述输入寻址信号之一输出所述第一块寻址信号；和子寻址计数器，用于基于其它的输入寻址信号输出所述第二块寻址信号。3.如权利要求2所述的闪存器件，还包括输入缓冲器，用于接收命令信号和外部寻址信号，并将该命令信号和外部寻址信号输出给所述控制逻辑电路，其中，所述控制逻辑电路响应所述命令信号生成编程命令、读命令和擦除命令中的一个。4.如权利要求3所述的闪存器件，其中，所述控制逻辑电路当所述命令信号包括页编程建立码时生成所述编程命令，而当在生成编程命令之后接收包括确认码的命令信号时在一设定时间内禁止准备好/忙碌条形信号。5.如权利要求3所述的闪存器件，还包括高压发生器，用于响应所述编程命令或读命令向多个全局字线提供字线偏压。6.如权利要求1所述的闪存器件，其中，所述第一X-解码器响应所述第一块寻址信号输出第一块选择信号，而所述第二X-解码器响应所述第二块寻址信号输出第二块选择信号。7.如权利要求6所述的闪存器件，其中，所述多个第一存储块中的每一个都包括第一单元块，包括多个第一存储单元；和第一块选择单元，用于响应所述多个第一块选择信号中的一个来选择所述第一单元块，和其中所述多个第二存储块中的每一个都包括第二单元块，包括多个第二存储单元；和第二块选择单元，用于响应所述多个第二块选择信号中的一个选择所述第二单元块。8.如权利要求7所述的闪存器件，其中，所述第一存储单元被连接到第一位线，和所述第二存储单元被连接到第二位线，和所述第一平面还包括连接到所述第一位线的第一页缓冲单元，用于响应第一列选择信号经过数据I/O电路从外部设备接收外部输入数据或经过部分所述第一位线从部分所述第一存储单元接收第一读出数据，和所述第二平面还包括连接到所述第二位线的第二页缓冲单元，用于响应第二列选择信号经过所述I/O电路从所述外部设备接收所述外部输入数据或经过部分所述第二位线从部分所述第二存储单元接收第二读出数据。9.如权利要求5所述的闪存器件，其中，所述多个第一存储块中的每一个都包括第一单元块，包括多个第一存储单元；和第一块选择单元，用于响应所述多个第一块选择信号中的一个选择所述第一单元块，和所述多个第二存储块中的每一个都包括第二单元块，包括多个第二存储单元；和第二块选择单元，用于响应所述多个第二块选择信号中的一个选择所述第二单元块。10.如权利要求9所述的闪存器件，其中，所述第一块选择单元和所述第二块选择单元共享所述多个全局字线，所述第一块选择单元通过将连接到所述多个第一存储单元的第一局部字线分别连接到所述多个全局字线来选择所述第一单元块，和所述第二块选择单元通过将连接到所述多个第二存储单元的第二局部字线分别连接到所述多个全局字线来选择所述第二单元块。11.如权利要求2所述的闪存器件，其中，所述输入寻址信号包括块寻址信号、平面寻址信号、列寻址信号和页寻址信号；所述主寻址计数器基于所述块寻址信号输出第一块寻址信号、基于所述平面寻址信号和列寻址信号输出内部平面寻址信号和内部列寻址信号；和所述子寻址计数器基于所述块寻址信号输出所述第二块寻址信号。12.如权利要求11所述的闪存器件，还包括第一Y-解码器，用于响应所述内部平面寻址信号和所述内部列寻址信号输出第一列选择信号；和第二Y-解码器，用于响应所述内部平面寻址信号和所述内部列寻址信号输出第二列选择信号，其中，当所述第一和第二Y-解码器中的一个输出第一或第二列选择信号时，所述第一和第二Y-解码器中的另一个停止第二或第一列选择信号的输出操作。13.如权利要求12所述的闪存器件，其中，所述第一X-解码器响应所述第一块寻址信号输出第一块选择信号，和所述第二X-解码器响应所述第二块寻址信号输出第二块选择信号；所述第一存储块中的每一个都包括第一单元块，...

【专利技术属性】
技术研发人员：朱基锡，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]