闪存的编程验证优化方法技术

本发明专利技术公开一种闪存的编程验证优化方法，该闪存具有第一存储单元与第二存储单元，包括如下步骤：对该第一存储单元进行编程；均衡字线电压与该第二存储单元的位线电压，完成后断开；均衡该字线电压与该第二存储单元的控制栅电压，完成后断开；均衡该字线电压与该第一存储单元的控制栅电压，完成后断开；以及进行验证操作，本发明专利技术通过对原先进行放电的电压经过均衡处理，不仅减少了电荷的浪费，而且有效的优化了编程验证速度。

【技术实现步骤摘要】

本专利技术涉及一种编程验证优化方法，特别是涉及一种。
技术介绍
一般而言，闪存具有两个栅极，一浮置栅极与一控制栅极，其中浮置栅极用以存储电荷，控制栅极则用以控制数据的输入与输出。浮置栅极的位置在控制栅极之下，由于与外部电路并没有连接，是处于浮置状态。控制栅极则通常与字线(Word Line,WL)连接。这种结构的闪存由于具有高的编程效率，字线的结构还具有可以避免“过擦除”等优点，应用广泛。由于在集成电路芯片上制作高密度的半导体元件时，必须尽力考虑如何缩小每一存储单元的大小与电力，当前往往采用在两个存储单元的悬浮栅之间设置一字线控制栅， 使得两个存储单元可以共用一字线的闪存结构，如图1所示，该闪存包含两个存储单元存储单元a与存储单元b，其包括半导体衬底10、悬浮栅reo/rei、控制栅CG0/CG1、位线BLO/ BLl以及共用的字线WL。以下将以对存储单元a的读/写/验证操作为例，当对存储单元a进行进行编程操作时，各电压的典型值为 Vcto = 8V, Vcgi = 5V, Vwl = 1. 5V, Iblo = Idp, Vbli = 5V，其中 Vcctl 与Vra分别为存储单元a与存储单元b的控制栅电压，Vwl为字线电压，Iblo与Vbu分别为存储单元a与存储单元b的位线电流与位线电压；而对存储单元a进行读取各电压的典型值为 Vcgo = 0V, Vcgi = 3V, Vwl = 2. 5V, Vblo = 0，Vbli = IV。一般情况下，如果存储单元b编程注入电子过多，则存储单元a读取时会受到影响，为了保证准确存储单元a读取(读出时输出电流准确)，存储单元b编程时注入电子应合理控制，这就需要进行编程验证来进行微调控制编程时注入的电子数量，而为进行编程验证，需要设置Vwl = Vl (V1范围2. 5V 5V，依赖存储单元设计)Vcgo = V2 (V2范围3V 5V，依赖存储单元设计)Vcgi = V3 (V3范围OV 5V，依赖存储单元设计)Vblo = IV，Vbli = OV可见，在进行验证时需要将控制栅CGO从8V放电至V2、控制栅CGl从5V放电至V3、 位线BLl从IV放电至OV来实现编程验证，而在编程验证完毕后，则需要将上述电压按时序和功耗要求充电至原先电压，然而，这种将电压从高压放电至低压，再又从低压充电至高压的编程验证做法不仅会造成电荷浪费，而且导致编程验证速度变慢，不利于编程验证。综上所述，可知先前技术中闪存的编程验证方法存在电荷浪费及速度慢的问题， 因此，实有必要提出改进的技术手段，来解决此一问题。
技术实现思路
为克服上述闪存的编程验证方法存在电荷浪费及速度慢的问题，本专利技术的主要目的在于提供一种，其在达到编程验证的同时，不仅可以减少电荷浪费，而且提高了编程验证速度。为达上述及其它目的，本专利技术一种，该闪存具有第一存储单元与第二存储单元，该第一存储单元与该第二存储单元共用一字线，该方法至少包括如下步骤步骤一，对该第一存储单元进行编程；步骤二，均衡字线电压与该第二存储单元的位线电压，完成后断开；步骤三，均衡该字线电压与该第二存储单元的控制栅电压，完成后断开；步骤四，均衡该字线电压与该第一存储单元的控制栅电压，完成后断开；以及步骤五，进行验证操作。进一步地，该步骤二与该步骤三同步进行。进一步地，在断开各电压时，通过一电压稳定电路使相应节点电压达到预期值。进一步地，该电压稳定电路为稳压器。与现有技术相比，本专利技术一种通过对原先进行放电的电压改为通过均衡器进行均衡处理，不仅减少了电荷的浪费，提高了能源利用率，而且有效的优化了速度。附图说明图1为现有技术一种闪存的结构示意图；图2为本专利技术一种较佳实施例的方法步骤图；图3为本专利技术较佳实施例中采用的电压均衡器的电路结构图；图4为本专利技术较佳实施例的电压均衡示意图。具体实施例方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种较佳实施例的方法步骤图。于本专利技术较佳实施例中，该闪存具有第一存储单元a与第二存储单元b，且第一存储单元a与第二存储单元b共用一字线，以下以对第一存储单元a编程验证为例，本专利技术之包括如下步骤步骤201 对第一存储单元a进行编程；步骤202 均衡字线电压AV与第二存储单元b的位线电压Vbu，完成后断开；步骤203 均衡字线电压AV和第二存储单元b的控制栅电压Vra，完成后断开；步骤204 均衡字线电压Vwl与第一存储单元a的控制栅电压Vratl，完成后断开；以及步骤205 进行验证操作。由于存在上述电压均衡，放电的变化会被传送至需要改变电压的节点，这样不仅可以减小电荷的浪费，而且相比现有的方式，速度也有所提高。当然，作为本专利技术的另一种实施方式，也可以将步骤202及步骤203结合起来，即首先对字线电压Vwl、第二存储单元b的位线电压Vbu以及第二存储单元b的控制栅电压Vra 一起均衡，然后再均衡字线电压Vwl与第一存储单元a的控制栅电压Vratl,其原则是保证电荷的变化比较小，开关间没有大电压变化。图3为本专利技术较佳实施例中采用的电压均衡器的电路结构图。如图3所示，此处的电压均衡器包括PMOS管P1/P2以及电平位移器1/2，以对字线电压Vwl与第二存储单元 b的位线电压Vbu均衡为例，电平位移器1连接于位线电压Vbu与PMOS管Pl栅极之间，同时，电平位移器1还连接一使能信号EQl，PMOS管Pl源极与位线电压Vbu连接，漏极连接连接至PMOS管P2之源极，电平位移器2连接于字线电压Vwl与PMOS管P2栅极之间，同时，电平位移器2还连接一使能信号EQ2，PMOS管P2漏极接字线电压Vwl，在此由于PMOS晶体管的源漏电压Vds几乎为0，所以字线电压Vwl与第二存储单元b的位线电压Vbu基本相等，可达到均衡的目的，但本专利技术中的均衡电路不限于本电路。在此，需要说明的是，在本专利技术较佳实施里中，是利用充电电荷泵来获得各电压的，如图4所示，电荷泵1产生第一存储单元a的控制栅电压Vratl,电荷泵2产生第二存储单元b的控制栅电压Vra，电荷泵3产生位线电压I，较佳的，字线电压Vi连接一稳压器，以便在断开各电压时，可使相应节点电压达到预期值，然后各电压通过均衡器组(包含多个电压均衡器)分别进行均衡。可见，本专利技术一种通过对原先进行放电的电压经过均衡处理，不仅减少了电荷的浪费，提高了能源利用率，而且有效的优化了速度。上述实施例仅例示性说明本专利技术的原理及其功效，而非用于限制本专利技术。任何本领域技术人员均可在不违背本专利技术的精神及范畴下，对上述实施例进行修饰与改变。因此， 本专利技术的权利保护范围，应如权利要求书所列。权利要求1.一种，该闪存具有第一存储单元与第二存储单元，该第一存储单元与该第二存储单元共用一字线，该方法至少包括如下步骤步骤一，对该第一存储单元进行编程；步骤二，均衡字线电压与该第二存储单元的位线电压，完成后断开； 步骤三，均衡该字线电压与该第二存储单元的控制栅电压，完成后断开； 步骤四，均衡该字线电压与本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：