闪存及其相关程划方法技术

本发明专利技术提供一种闪存，包含：一程划电压产生器、多个存储单元、一限流单元与一多位程划控制单元。程划电压产生器于检测周期时提供固定值的程划电压，于程划周期时提供动态调整的该程划电压；多个存储单元接收该程划电压并于多条数据线上产生多个漏极电流与多个数据线电压；一限流单元连接至该些数据线，该限流单元接收一参考电流与一参考电压以控制该些漏极电流；以及，多位程划控制单元连接至该些数据线；其中，该多位程划控制单元于该检测周期时，检测出该些数据线电压中具最低电压值的数据线；并且，于该程划周期时，将该数据线电压作为一反馈电压传递至该程划电压产生器以产生动态调整的该程划电压。

【技术实现步骤摘要】
闪存及其相关编程方法
本专利技术是关于一种闪存，且特别是有关于能够同时编程(program)多个位(bit)的闪存及其相关编程方法。
技术介绍
闪存为可电性编程(可重复写入)的非易失性数据储存提供了一优秀的解决方案，故已被广泛运用于数据的储存。请参照图1，其所绘示为已知闪存示意图。闪存包括存储阵列(memoryarray)10、以及路径控制电路(pathcontrolcircuit)18。其中，存储阵列10由多个存储单元11、12形成。每个存储单元11、12皆包括一选择晶体管与一储存晶体管，且储存晶体管可以是一金属氧化物半导体晶体管，其包括栅极、漏极、源极与电荷储存结构，例如一浮接栅极(floatinggate)。其中，每个存储单元中11、12中的储存晶体管Ma、Mb皆可储存数据，例如1位的数据。如图1所示，第一存储单位11包括有晶体管Pa与Ma，分别为选择晶体管与储存晶体管；第二存储单位12则设有晶体管Pb与Mb，分别为选择晶体管与储存晶体管。其中，选择晶体管为p沟道金属氧化物半导体晶体管，储存晶体管则是具有电荷储存结构的p沟道金属氧化物半导体晶体管。晶体管Pa与Pb的源极耦接一电源电压V1，栅极则于节点n0共同耦接一选择电压Vsel。晶体管Ma与Mb的栅极沿一控制线而于节点n1(一控制线端)共同耦接一编程电压Vpgm。晶体管Ma、Mb的漏极连接至路径控制电路18。基本上，在编程第一存储单位11的期间，路径控制电路18先导通第一存储单元11而断路其它存储单元。并且，选择电压Vsel被设定成可使晶体管Pa导通，使一第一编程电流Ipgm1根据编程电压Vpgm而导通于晶体管Ma的漏极与源极间。因此，第一编程电流Ipgm1通过晶体管Ma时，将使得电荷(如电子)被注入至浮接栅极，让储存晶体管的临限电压(thresholdvoltage)随之改变，藉此编程该晶体管Ma(储存晶体管)。当第一存储单位11编程完毕后，继续编程第二存储单位12。同理，在编程第二存储单位12的期间，路径控制电路18先导通第二存储单元12而断路其它存储单元。并且，选择电压Vsel被设定成可使晶体管Pb导通，使一第二编程电流Ipgm2(未绘示)根据编程电压Vpgm而导通于晶体管Mb的漏极与源极间。因此，第二编程电流Ipgm2通过晶体管Mb时，将使得电荷(如电子)被注入至浮接栅极，让储存晶体管的临限电压随之改变，藉此编程该晶体管Mb。再者，利用相同的方式继续编程下一个存储单元，直到所有的存储单元皆完成编程为止。由以上说明可知，已知闪存需要逐一进行存储单元的编程，也就是每次仅进行1位的编程，亦即，每次仅进行一个储存晶体管的编程。由于每个储存晶体管的特性不一，在编程的过程中需要根据每个储存晶体管的特性来改变编程电压Vpgm藉以控制各别的编程电流，以完成各别储存晶体管的编程。因此，已知闪存无法同时编程多个位，所以已知闪存进行编程的时间将会很冗长。
技术实现思路
本专利技术着重于提供一种可同时编程多个位的闪存，以有效地降低编程时间。本专利技术是有关于一种闪存，包含：一编程电压产生器，于检测周期时提供固定值的编程电压，于编程周期时提供动态调整的该编程电压；多个存储单元，接收该编程电压并于多条数据线上产生多个漏极电流与多个数据线电压；一限流单元，连接至该些数据线，该限流单元接收一参考电流与一参考电压以控制该些漏极电流；以及一多位编程控制单元，连接至该些数据线；其中，该多位编程控制单元于该检测周期时，检测出该些数据线中的一特定数据其电压值为最低；并且，于该编程周期时，将该特定数据线电压作为一反馈电压传递至该编程电压产生器以产生动态调整的该编程电压。本专利技术还提出一种闪存中同时编程多个存储单元的方法，包含下列步骤：提供一初始电压至多个存储单元；在多个存储单元之中决定一特定存储单元，其具有最小的一临限电压；以及利用该特定存储单元的一数据线电压变化所对应产生的一编程电压来同时编程该些存储单元。为了对本专利技术的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1所绘示为已知闪存示意图。图2A所绘示为运用于编程单一存储单元的电路示意图。图2B为编程周期中的编程电流Ipg、反馈电压VFB、与编程电压Vzcl的示意图。图3所绘示为本专利技术闪存示意图。图4A至图4C所绘示为本专利技术闪存的具体实施例。图5所绘示为本专利技术闪存中同时编程多个位的流程示意图。[标号说明]10存储阵列11、12存储单元18路径控制电路22存储单元24限流器26编程电压产生器25、27放大器310、410存储阵列320、420编程电压产生器330、430多位编程控制单元332、432最小临限电压检测器334、434反馈电压选择器336、436编程完成检查单元340、440限流单元422、442放大器433赢者全拿电路437、438与门439延迟单元具体实施方式首先，先介绍本专利技术运用于编程单一存储单元的相关电路。请参考图2A，其所绘示为运用于编程单一存储单元的电路示意图。闪存中至少包括一存储单元22、一编程电压产生器26、以及一限流器24。其中，存储单元22是位于闪存的存储阵列中，且存储单元22包括一选择晶体管Pa与一储存晶体管Ma。再者，选择晶体管Pa为p沟道金属氧化物半导体晶体管，储存晶体管Ma则是具有电荷储存结构的p沟道金属氧化物半导体晶体管。电荷储存结构可为一浮接栅极。选择晶体管Pa的源极耦接一电源电压VSL，栅极耦接于选择电压Vzwl，而0V的选择电压Vzwl代表此选择晶体管Pa已被选定而导通。储存晶体管Ma的栅极沿一控制线(controlline)耦接于一编程电压Vzcl。晶体管Ma的漏极则沿一数据线(dataline)耦接于节点n1。其中，数据线又被称为位线(bitline)。在编程储存晶体管Ma的期间，选择晶体管Pa导通，使一编程电流Ipg可根据编程电压Vzcl而被导通于晶体管Ma的漏极与源极间。限流器24耦接于节点n1以接收编程电流Ipg。再者，限流器24包括两晶体管(如n沟道金属氧化物半导体晶体管)N1a与N2a，以及一放大器25(如一运算放大器)。晶体管N1a有一栅极、一漏极与一源极，分别耦接于放大器25输出端、节点n2与一接地电压Vss，而参考电流Iref即是被供应至节点n2。晶体管N2a亦有一栅极、一漏极与一源极，分别耦接于放大器25输出端、节点n1与接地电压Vss。放大器25有一对输入端，分别耦接节点n2、与一参考电压Vref。编程电压产生器26包括一放大器27(如一差动放大器)，连接至供应电压VZCLI；放大器27有一正输入端、一负输入端与一输出端，分别耦接节点n1、参考电压Vref与储存晶体管Ma的栅极。于限流器24中，放大器25藉由其两输入端间的虚拟短路(virtualshortcircuit)而将晶体管N1a的参考电流Iref关联于参考电压Vref。在此一实施例中，参考电流Iref与参考电压Vref皆会在编程期间维持为常数。如此，由晶体管N1a与N2a形成的电流镜便可将编程电流Ipg的大小限制在参考电流Iref的附近。于编程电压产生器26中，节点n1的反馈电压VFB也会反映电流编程Ipg的大小。当电流编程Ipg随着晶体管Ma的编程而升高时本文档来自技高网...

【技术保护点】
一种闪存，包含：一程划电压产生器，于一检测周期时提供固定值的一程划电压，于一程划周期时提供动态调整的该程划电压；多个存储单元，接收该程划电压并于多条数据线上产生多个漏极电流与多个数据线电压；一限流单元，连接至该多条数据线，该限流单元接收一参考电流与一参考电压以控制该多个漏极电流；以及一多位程划控制单元，连接至该多条数据线；其中，该多位程划控制单元于该检测周期时，检测出该多个数据线电压中的一特定数据线电压为最低值；并且，于该程划周期时，将该特定数据线电压作为一反馈电压传递至该程划电压产生器以产生动态调整的该程划电压。

【技术特征摘要】
2013.01.31 US 13/755,0451.一种闪存，包含：一编程电压产生器，于一检测周期时提供固定值的一编程电压，于一编程周期时提供动态调整的该编程电压；多个存储单元，接收该编程电压并于多条数据线上产生多个漏极电流与多个数据线电压；一限流单元，连接至该多条数据线，该限流单元接收一参考电流与一参考电压以控制该多个漏极电流；以及一多位编程控制单元，连接至该多条数据线；其中，该多位编程控制单元于该检测周期时，检测出该多个数据线电压中的一特定数据线电压为最低值；并且，于该编程周期时，将该特定数据线电压作为一反馈电压传递至该编程电压产生器以产生动态调整的该编程电压。2.根据权利要求1所述的闪存，其中该多位编程控制单元包括：一最小临限电压检测器，于该检测周期时，接收该多个数据线电压并产生一切换信号；其中，该切换信号指示该特定数据线电压为最低值；以及一反馈电压选择器，于该编程周期时，根据该切换信号，将该特定数据线电压作为该反馈电压。3.根据权利要求2所述的闪存，其中该多位编程控制单元还包括：一编程完成检查单元，操作于该编程周期；其中，当该多个数据线电压皆大于一第一预设值且该编程电压高于一第二预设值时，产生一完成信号以通知该编程电压产生器以及该限流单元结束该编程周期。4.根据权利要求3所述的闪存，其中该编程完成检查单元包括：一第一比较电路，接收该多个数据线电压并且与一第三预设值进行比较；其中，当该多个数据线电压皆大于该第三预设值时，产生高电平的一检测过关信号；一第二比较电路，接收该编程电压并且与一第四预设值进行比较；其中，当该编程电压大于该第四预设值时，产生高电平的一编程电压过关信号；一延迟单元；以及一与门，接收该检测过关信号与该编程电压过关信号并产生该完成信号经由该延迟单元输出该编程完成检查单元。5.根据权利要求2所述的闪存，其中该最小临限电压检测器...

【专利技术属性】
技术研发人员：张哲维，张家福，蔡裕雄，许家荣，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71