一种埋入式可编程闪存器件及其控制方法技术

本发明专利技术提供了一种埋入式可编程闪存器件，包括多个成对的对称结构存储单元，其源线（SL）、控制栅（CG）、浮栅（FG）都采取了埋入式，而且都可以采取自对准方式(Self-aligned)制备，解决了用光罩定义图形（pattern）需要预留工艺窗口（processmargin）的问题，而且浮栅下面的沟道由原来的横向改成了竖向以及横向，所以器件尺寸的缩小化成为可能。

【技术实现步骤摘要】

本专利技术涉及可编程闪存器件，具体地，涉及一种埋入式非挥发性叠栅可编程器件及其控制方法。
技术介绍
闪存以其存储密度高，可靠性好等优点成为广泛应用的非挥发性存储器。闪存分为分栅结构和叠栅两种结构。然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。尤其是叠栅结构，其具有两个栅极浮栅(Floating Gate)和选择栅(Select Gate)，而且其源线和字线都是通过接触孔引出的，因此器件的缩小化受到了接触孔关键尺寸(CD和Overlay)的限制，在65nm以后，叠栅的优势越来越不如分栅结构。参考图I所示的现有技术的叠栅式闪存结构，其由源线(SL)、控制栅(CG)、选择栅(SG)、字线(BL)和衬底(NW，图中未示出)组成。此结构由于由两个器件构成，而且源线、控制栅、选择栅、字线都需要由光罩(mask)定义，所以此器件的缩小化受到了一定的限制。因此，提供一种较小尺寸的非挥发性叠栅可编程闪存器件及其控制方法就显得尤为重要了。
技术实现思路
本专利技术的目的是解决现有技术中闪存器件的缩小化受到了一定的限制的不足，提供一种小尺寸的闪存。本专利技术提供一种埋入式可编程闪存器件，其中，包括 形成在两相邻浅沟槽之间的第一存储单元和第二存储单元； 所述第一存储单元和第二存储单元具有共同的埋入式源线； 所述第一存储单元包括第一衬底，所述第一衬底上形成有 第一选择栅，位于所述埋入式源线与一侧的浅沟槽之间； 第一字线，位于所述第一选择栅靠近浅沟槽的一侧； 第一埋入式控制栅，位于所述源线靠近所述第一选择栅的一侧； 第一埋入式浮栅，位于所述第一埋入式控制栅与衬底之间； 所述第二存储单元包括第二衬底，所述第二衬底上形成有 第二选择栅，位于所述埋入式源线与另一侧的浅沟槽之间； 第二字线，位于所述第二选择栅靠近浅沟槽的一侧； 第二埋入式控制栅，位于所述源线靠近所述第二选择栅的一侧； 第二埋入式浮栅，位于所述第二埋入式控制栅与衬底之间；所述第一埋入式浮栅、第二埋入式浮栅分别与衬底之间形成有竖向沟道和横向沟道。上述的埋入式可编程闪存器件，其中，所述第一埋入式浮栅和第二埋入式浮栅均呈L字型，所述第一埋入式浮栅形成在所述第一埋入式控制栅的左侧和下方，所述第二埋入式浮栅形成在所述第二埋入式控制栅的右侧 和下方。上述的埋入式可编程闪存器件，其中，所述第一存储单元和第二存储单元结构对称。根据本专利技术的另一个方面，还提供一种控制上述的埋入式可编程闪存器件的方法，其中，包括对所述闪存器件的多个选择栅、字线、控制栅、浮栅以及源线施加不同的电压以进行读取、编程和擦除的步骤。上述的方法，其中，在进行读取时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为I. 8V，0. 2V, -1.5V，0V, 1.8V； 对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为1.8V，0.2V，I.8V, OV0上述的方法，其中，在进行编程时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为I. 8V，-5V, -7V, IIV, 0. 9V； 对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为1.8V，-5V,I.8V, IlV0上述的方法，其中，在进行擦除时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为10V，5V, 9V, -9V, 9V； 对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为10V，5V, 5V,I.8V。本专利技术提供了一种新的闪存器件。其源线(SL)、控制栅(CG)、浮栅(FG)都采取了埋入式，而且都可以采取自对准方式(Self-aligned)制备，解决了用光罩定义图形(pattern)需要预留工艺窗口(process margin)的问题,而且浮栅下面的沟道由原来的横向改成了竖向以及横向，所以器件尺寸的缩小化成为可能。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。在附图中，为清楚明了，放大了部分部件，对于相同部件，仅标示其中部分，本领域技术人员可以结合具体实施方式部分理解。图I示出了现有技术中，一种叠栅式闪存结构的示意图；以及 图2示出了根据本专利技术的一个具体实施例的，一种埋入式非挥发性叠栅可编程器件的结构示意图。具体实施例方式以下结合附图及具体实施方式对本专利技术进行进一步详细说明。此处所描述的具体实施方式仅用于解释本专利技术，并不用于限定本专利技术的保护范围。参考图2所示的埋入式可编程闪存器件，具体地，包括形成在两相邻浅沟槽STI之间的第一存储单元101和第二存储单元102 ;所述第一存储单元101和第二存储单元102具有共同的埋入式源线SLl ；所述第一存储单元101包括第一衬底Epi-NWl，所述第一衬底Epi-NWl上形成有第一选择栅SG1，位于所述埋入式源线SLl与一侧的浅沟槽STI之间；第一字线BL1，位于所述第一选择栅SGl靠近浅沟槽STI的一侧；第一埋入式控制栅CGl，位于所述源线SLl靠近所述第一选择栅SGl的一侧；第一埋入式浮栅FGl，位于所述第一埋入式控制栅CGl与衬底Epi-NWl 之间； 所述第二存储单元102包括第二衬底Epi-NW2，所述第二衬底Epi-NW2上形成有第二选择栅SG2，位于所述埋入式源线SLl与另一侧的浅沟槽STI之间；第二字线BL2，位于所述第二选择栅SG2靠近浅沟槽STI的一侧；第二埋入式控制栅CG2，位于所述源线SLl靠近所述第二选择栅SG2的一侧；第二埋入式浮栅FG2，位于所述第二埋入式控制栅CG2与衬底Epi-NW2 之间； 所述第一埋入式浮栅FG1、第二埋入式浮栅FG2分别与衬底Epi-NWl、Epi_NW2之间形成有竖向沟道和横向沟道(图2中未标示)。在一个优选例中，如图2所示，所述第一埋入式浮栅FGl和第二埋入式浮栅FG2均呈L字型，所述第一埋入式浮栅FGl形成在所述第一埋入式控制栅CGl的左侧和下方，所述第二埋入式浮栅FG2形成在所述第二埋入式控制栅CG2的右侧和下方。更为具体地，所述第一存储单元101和第二存储单元102结构对称。进一步地，本专利技术还公开所述埋入式可编程闪存器件的控制方法，其中，包括对所述闪存器件的多个选择栅、字线、控制栅、浮栅以及源线施加不同的电压以进行读取、编程和擦除的步骤。在可编程闪存器件进行数据读取操作时，对所述第一衬底Epi-NWl、第一字线BL1、第一选择栅SG1、第一埋入式控制栅CGl以及埋入式源线SLl分别加电压为1.8V，0. 2V, -I. 5V, 0V, 1.8V;对第二衬底Epi-NW2、第二字线BL2、第二选择栅SG2、第二埋入式控制栅CG2分别加电压为1.8V，0. 2V, I. 8V, OV0在可编程闪存器件进行数据编程操作时，对所述第一衬底Epi-NWl、第一字线BLl、第一选择栅SGl、第一埋入式控制栅CGl以及埋入式源线SLl分别加电压为I. 8V, -5V,-7V本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：肖海波，胡学清，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：