一种具有减少的漏电流的闪存编程及验证。根据本发明专利技术的例示实施例所组构的闪存系统(300)，使用虚拟接地阵列架构(302)。在编程(programming)操作期间，目标存储单元(406)被正源极偏压电压予以偏压，以减少或去除可能流经该目标存储单元(406)的漏电流(leakage current)。在验证(verification)操作(编程验证、软编程验证(soft program verify)，抹除验证(erase verify))期间，亦可施加正源极偏压电压至目标存储单元(506)，以减少或去除在该验证操作中可能导致错误的漏电流。
【技术实现步骤摘要】
具有减少的漏电流的闪存编程及验证本申请是申请号为200780016302.6，申请日为2007年4月5日，专利技术名称为“具有减少的漏电流的闪存编程及验证”的中国专利申请的分案申请。
本专利技术的实施例为大致有关于闪存装置。更详而言之，本专利技术的实施例为有关于用于闪存装置的编程与验证操作。
技术介绍
闪存是电子存储媒介中的一种类型，能在失去操作电源时保持其数据。在可用的生命周期期间(对典型的闪存装置而言，可达一百万次的写入周期)，闪存可被编程、抹除(erased)、与再编程。闪存在一些消费性、商业性、和其它应用上，日渐成为广受欢迎的可靠、精简、与不昂贵的非易失性(nonvolatile)存储。随着电子装置变得越来越小，在集成电路存储组件(例如，闪存单元)上增加每单位面积所能储存的数据量也变得必要。在此考量上，一个现有闪存技术乃基于利用电荷捕捉(trapping)介电质组件的存储单元(cell),该电荷捕捉介电质组件能够储存二个位(bit)的数据。在此种设置中，利用在该电荷捕捉介电质组件的一侧的第一电荷储存区域可储存一个位，而利用于该电荷捕捉介电质组件的另一侧的第二电荷储存区域则可储存第二个位。图1为现有双位(dual bit)存储单元100的剖面图。存储单元100包含氮化硅层102、以及P型半导体衬底(substrate) 104，该P型半导体衬底104具有第一埋入式(buried)接面区域106以及第二埋入式接面区域108。第一埋入式接面区域106与第二埋入式接面区域108分别由N+半导体材料形成。氮化硅层102介于二个氧化硅层(以组件符号110与112所标识)之间。覆在氧化硅层110上为多晶硅(polysilicon)闸极114。闸极114掺杂N型杂质(例如，磷)。存储单元100可储存二个数据位:由虚线圆圈116所代表的左位；以及由虚线圆圈118所代表的右位。在实际应用上，存储单元100通常为对称的，且第一埋入式接面区域106与第二埋入式接面区域108是可互换的。在这点上，第一埋入式接面区域106可做为相对于右位118的源极区域；而第二埋入式接面区域108则可做为相对于右位118的漏极区域。相反地，第二埋入式接面区域108可做为相对于左位116的源极区域；而第一埋入式接面区域106则可做为相对于左位116的漏极区域。图2为根据现有虚拟接地阵列架构(virtual ground arrayarchitecture) 200 (实际的阵列架构可包含数千个双位记忆单元)排列的多个双位存储单元的简化图。阵列架构200包含上述的形成在半导体衬底中的一些埋入式位线。图2显示三条埋入式位线(组件符号为202、204、与206)，对于阵列架构200中的存储单元而言，每一条埋入式位线可作用为漏极或源极。阵列架构200亦包含一些字符线，用来控制所述存储单元的闸极电压。图2显示四条字符线(组件符号为208、210、212、与214)，这些字符线通常与所述位线形成垂直交叉的图样。虽在图2中未予以显示，但电荷捕捉介电质材料通常介于所述位线与所述字符线的接面之间。图2中的虚线代表于阵列架构200中的二个双位存储单元:第一单元216与第二单元218。尤其，位线204是由第一单元216与第二单元218所共享。阵列架构200已知为虚拟接地架构，因为接地电位可被施加于任何所选取的位线，而且不需要任何具有固定的接地电位的位线。阵列架构200的控制逻辑与线路在现有闪存操作(例如:编程、读取、抹除、与软编程(soft programming))期间掌管了所述存储单元的选择、在所述字符线所施加的电压、以及在所述位线所施加的电压。利用导电金属线与位线触点(contact)而将电压传至所述位线。图2中显示三条导电金属线(组件符号为220、222、与224)与三个位线触点(组件符号为226、228、与230)。对给定的位线而言，由于所述位线的电阻非常高，故每16条字符线使用一位线触点。存储单元100的编程可通过已知的热电子注入技术(信道热电子或CHE编程)而予以完成。根据现有的编程技术，通过经由适当选取的字符线施加相对高的编程电压至闸极114、将对应于第一埋入式接面区域106 (在此例中做为源极)的该位线予以接地、以及施加相对高的漏极偏压电压至对应于第二埋入式接面区域108(在此例中做为漏极)的该位线，该右位118可予以编程。相反地，通过经由适当选取的字符线施加相对高的编程电压至闸极114、将对应于第二埋入式接面区域108(在此例中做为源极)的该位线予以接地、以及施加相对高的漏极偏压电压至对应于第一埋入式接面区域106(在此例中做为漏极)的该位线，该左位116可予以编程。再次参照图2，以虚拟接地架构排列的闪存阵列的现有CHE编程可能在未选取的字符线的下方、在所述字符线之间、以及在位线接触面积中导致过度的电流漏流，且，因此，将造成过度的电力消耗。此种位线漏电流(leakage current)会对所需的编程电流增加数十个微安培(microampere)，这对此种闪存阵列的操作特性而言，是相当显著的量。此外，由于所述单元的自然退化，当该阵列已经历了许多次的编程-抹除周期后，此寄生漏电流的量能增加大约达两个数量级(IOOx)。在低功率应用上，例如，可携式电子产品、无线电话或类似的产品，将相当不愿意见到此过度的漏电流。在实际的闪存装置中，过度的漏电流可能有其它负面影响，例如，在编程操作期间，不希望减少传送至该单元的漏极的电压。对虚拟接地架构而言，在现有的验证操作期间-软编程验证、抹除验证、以及编程验证，亦会产生位线漏电流。然而，此等验证操作类似于以上所述的所述编程操作，施加了较低的字符线电压与较低的漏极偏压电压。此等验证操作的目的根据特定的验证操作，用以决定是否目标存储单元的临界电压(VT)是在对应于可接受的抹除状态或可接受的编程状态的希望范围内。不管正在验证的特定VT如何，该验证操作于目标存储单元中产生非常低的验证电流，并且将该验证电流与由参考存储单元所产生的参考电流作比较。因为测量电路测量到兼有任何漏电流的实际验证电流，故位线漏电流(即使是少量的)会在验证操作中引起错误。因此，在虚拟接地架构中的存储单元的编程期间，乐于见到将漏电流予以控制、减少或去除。此外，在虚拟接地架构中的存储单元的验证操作期间，乐于见到将漏电流予以控制、减少或去除。再者，通过后续详述及所附的申请专利范围，配合随附图式与前述的
与背景，本专利技术的实施例的其它想要的特征和特性将变得显而易见。
技术实现思路
如在此所述的一种闪存编程技术，可用于以虚拟接地架构排列的存储单元。该编程技术减少了在编程期间的位线漏电流，因而节省电力。如在此所述的各种闪存验证技术，亦可用于以虚拟接地架构排列的存储单元。所述验证技术降低了所量测的电流中的位线漏电流成分，致使由目标单元所产生的实际验证电流的评估更为精确。本专利技术的以上以及其它态样可通过编程非易失性存储存储装置的方法而在一个实施例中施行，该非易失性存储存储装置具有以虚拟接地架构排列的单元的阵列，各单元包含对应于在该阵列中的字符线的闸极、对应于在该阵列中的位线的可选取的源极/漏极、以及对应于在该阵列中的位线的可选取的漏极/源极。该方法本文档来自技高网...
【技术保护点】
一种非易失性存储装置的编程方法，该非易失性存储装置具有以虚拟接地架构排列的单元阵列，每一单元包含对应于在该阵列中字符线的闸极、对应于在该阵列中位线的可选取的源极/漏极、以及对应于在该阵列中位线的可选取的漏极/源极，该方法包括：在该阵列中选取目标单元用于编程；施加编程电压至对应于该目标单元的字符线；施加漏极偏压电压至对应于该目标单元的漏极的第一可选取的位线；以及在对应于该目标单元的源极的第二可选取的位线处，通过响应流经该第二可选取的位线而被动地产生该正源极偏压电压而建立正源极偏压电压，其中，该正源极偏压电压是响应该阵列的写入周期状态而被调整。
【技术特征摘要】
2006.04.05 US 11/398,4151.一种非易失性存储装置的编程方法，该非易失性存储装置具有以虚拟接地架构排列的单元阵列，每一单元包含对应于在该阵列中字符线的闸极、对应于在该阵列中位线的可选取的源极/漏极、以及对应于在该阵列中位线的可选取的漏极/源极，该方法包括: 在该阵列中选取目标单元用于编程； 施加编程电压至对应于该目标单元的字符线； 施加漏极偏压电压至对应于该目标单元的漏极的第一可选取的位线；以及在对应于该目标单元的源极的第二可选取的位线处，通过响应流经该第二可选取的位线而被动地产生该正源极偏压电压而建立正源极偏压电压，其中，该正源极偏压电压是响应该阵列的写入周期状态而被调整。2.如权利要求1所述的非易失性存储装置的编程方法，其中，被动地产生该正源极偏压电压包括将电流流经耦合于该第二可选取的位线和接地之间的被动电阻组件。3.如权利要求1所述的非易失性存储装置的编程方法，其中: 该编程临界电压是在8伏特到11伏特之间；该漏极偏压电压是在3.5伏特到5.0伏特之间；以及该正源极 偏压电压是在0.3伏特到1.0伏特之间。4.一种非易失性存储装置的编程方法，该非易失性存储装置具有以虚拟接地架构排列的单元阵列，每一单元包含对应于在该阵列中字符线的闸极、对应于在该阵列中位线的可选取的源极/漏极、以及对应于在该阵列中位线的可选取的漏极/源极，该方法包括: 在该阵列中选取目标单元用于编程； 施加编程电压至对应于该目标单元的字符线； 施加漏极偏压电压至对应于该目标单元的漏极的第一可选取的位线； 响应该阵列的写入周期状态而调整正源极...
【专利技术属性】
技术研发人员：A·梅克尔马尔蒂罗斯安，E·朗尼，M·兰道夫，M·丁，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。