一种包含叠层式存储器结构的存储器及其操作方法技术

本发明专利技术公开了一种包含叠层式存储器结构的存储器及其操作方法，该包含叠层式存储器结构的存储器包含响应一编程指令而在一特定多位地址处在一多存储单元叠层中的多个目标存储单元中编程数据的控制器电路；所述电路受配置以将在所述多存储单元叠层中的一多存储单元指定使用到多个多存储单元集合，且以反复地执行按顺序选择所述多个集合的每一个的一集合规画操作；每一反复包含施加多个禁止电压到在所述多个集合的其余集合中多个存储单元的全部；而且，每一多层集合包含一或两个的多个子集，且有从其余集合的至少两层与在一集合中所述多个子集的每个分离。

【技术实现步骤摘要】
一种包含叠层式存储器结构的存储器及其操作方法
本专利技术有关于高密度存储器装置，尤其是一种包含叠层式存储器结构的存储器及其操作方法，用于降低在叠层式存储器结构中编程干扰。
技术介绍
由于在集成电路中装置的临界尺寸缩小，设计者已正寻找用于叠层多个多存储单元平面的技术以达成较大的储存容量、且以达成每位较低的成本。例如，薄膜晶体管技术在两参考文献中是应用到电荷设陷存储器技术。所述两参考文献是Lai，etal.，“AMulti-LayerStackableThin-FilmTransistor(TFT)NAND-TypeFlashMemory”，IEEEInt′lElectronDevicesMeeting，11-13Dec.2006、以及Jungetal.，“ThreeDimensionallyStackedNANDFlashMemoryTechnologyUsingStackingSingleCrystalSiLayersonILDandTANOSStructureforBeyond30nmNode”，IEEEInt′lElectronDevicesMeeting，11-13Dec.2006。而且，交叉点阵列技术在一参考文献中已是应用于反保险丝存储器。所述参考文献是Johnsonetal.，“512-MbPROMWithaThree-DimensionalArrayofDiode／Anti-fuseMemoryCells”，IEEEJ.ofSolid-StateCircuits，vol.38，no.11，Nov.2003。在叙述于Johnson等人的参考文献的设计中，提供了多个多字线与多位线的层，而在多个交叉点处具有多个存储器元件。在一电荷设陷存储器技术中提供垂直与非门式(NAND)存储单元的另一结构是叙述在一参考文献中。所述参考文献是Tanakaetal.，“BitCostScalableTechnologywithPunchandPlugProcessforUltraHighDensityFlashMemory”,2007SymposiumonVLSITechnologyDigestofTechnicalPapers；12-14June2007，pages：14-15。叙述于Tanaka等人的参考文献的结构包含一多栅极场效应晶体管结构，所述多重栅极场效应晶体管结构具有像一NAND栅极而运作的一垂直通道，并且使用硅氧化物氮化物氧化物硅(SONOS)电荷设陷存储器技术以在每一栅极／垂直通道接口处建立一储存场所。三维存储器结构是非常密集的，但所形成的密度能够导致具有数据保持的问题。例如，用于一所选存储单元的一编程操作能够干扰储存在其余存储单元中的数据。因此，想望的是提供用于编程具有所改良数据保持的三维存储器的技术。
技术实现思路
有鉴于此，本专利技术提供了一种包含叠层式存储器结构的存储器及其操作方法，以能够减轻多个编程干扰条件，且藉此改善多个存储器装置的耐久性。当一存储器装置接收一编程指令以将数据编程到一特定多位地址时，一编程操作被发起，所述特定多位地址是映像到在所述叠层式存储器结构的多个层中的一多存储单元集合。所述多存储单元集合(所述多位地址所映像到的)为了编程入在一第一多层集合中的那些存储单元和在一第二多层集合中的那些存储单元而被组织。所述多个层被组织以便于在所述第一集合中没有两层由在所述第二集合中的仅仅一层所分离。因此，例如，在所述第一集合中的所述多个层能够由在所述第二集合中的两或更多个层所分离，或者能够仅仅是在所述第一集合中的多个邻近层(亦即，不是由在所述第二集合中的一层所分离)。而且，所述多个层被指定以便于所述第一集合包含一或多个层的多个子集，其中所述多个子集的每个由至少两层而是与所述第一集合的其余子集分离。根据这技术，响应在一特定多位地址处储存数据的一编程指令，被限制到在所述多个层中的一第一多层多子集集合中的多个存储单元的一编程操作被执行，其中在所述第一集合中的所述多个多层子集是由至少两层而与所述第一集合的其余子集分离，且然后，如果必要，完成用于所述多位地址的剩余存储单元的编程。如所述第一编程操作的结果，用于所述对应多位地址的在所述第一子集中所述多个存储单元的一或多个被编程。根据这技术，能够被应用的一第二编程操作包含：施加一编程电压到在所述第二集合中所述多个对应存储单元的一个或多个，且施加一禁止电压到在所述第一集合中的所述多个存储单元。在一可替代方面，对应于所述多位地址的一多存储单元集合能够包含不需要被改变的一些存储单元和确实需要被改变到一所编程状态的一些存储单元，且能够基于要被编程的所述数据和基于所述多个对应存储单元的哪些已经被编程而被识别。当可能，所述第一多层集合能够为了每一编程指令而被选择，以致于所述第一编程操作能够在一些例子中完成所述多个编程操作，以致于所述第二编程操作不被需要。在这情况中，而且当所述第一和所述第二集合也是静态地配置时，仅仅如果在所述第二集合中至少一存储单元的所述状态需要被改变到一所编程状态，则所述第二编程操作能够被应用。在另一方面，于此所叙述的所述技术提供包含多个叠层式存储单元的一存储器装置，所述存储器装置受配置以将在所述多存储单元叠层中的一多存储单元指定使用到多个多存储单元集合、且以反复地执行按顺序选择所述多个集合的每一个的一群组编程操作。在每一反复中，所述群组编程操作包含施加多个编程电压到在所述多个集合的一所选择集合中的多个目标存储单元、施加多个禁止电压到在所述多个集合的所述所选择集合中的剩余存储单元、且施加多个禁止电压到在所述多个集合的其余集合中所述多个存储单元的全部。本专利技术的其余方面和优点得通过下列图式、实施方式和权利要求范围的检视，以得更深入的了解：附图说明图1是一个三维与非门式(NAND)闪存阵列结构的透视示意图。图2是图1的三维NAND闪存阵列结构的一布局视图，其显示一编程偏压安排的一范例。图3A到图3C显示由三个位线所形成的一叠层式存储器结构以及在一编程操作的期间在所述多个位线上能够存在的各式各样的电压电平。图3D是在图3A到图3C中所显示的多个电压电平的一图表。图4显示在一编程技术的期间在一叠层式存储器结构中在所述多个位线上的多个电压。图5是在一可替代的编程技术中由一控制器所执行的多个步骤的一流程图。图6显示在所述叠层式存储器结构中的一范例的多存储单元机构。图7和图8显示具有图6的所述机构的所述叠层式存储器结构，所述机构在执行的期间在多个位线中具有多个电压电平，所述执行是如图5所示所述编程技术的对应第一和第二编程操作的执行。图9是在另一可替代的编程技术中由一述控制器所执行的多个步骤的一流程图。图10A到图10C显示由两位线所形成的一叠层式存储器结构以及在一编程操作的期间在所述多个位线上能够存在的各式各样的电压电平。图11是所述多个存储单元的所述阈值电压(Vt)的一图表，所述多个存储单元是用所述结构而形成且按照通过增量步阶脉冲编程(ISPP)所施加到所述字线的所述电压的一递增电压电平的一函数而被施加图10A的多个电压。图12显示在编程的期间在所述叠层式存储器结构中的另一范例的多存储单元机构。图13仍然是在另一可替代的编程技术中由一控制器所执行的多个步骤本文档来自技高网...

【技术保护点】
一种操作包含一叠层式存储器结构的一存储器的方法，其中多个多位地址映像到被设置在多个层中的多个对应存储单元，所述方法包含：响应在一多存储单元集合中储存数据的一编程指令，执行被限制到在一第一多层集合中多个存储单元的一第一编程操作，所述多存储单元集合对应于一特定多位地址，所述第一多层集合包含在所述多存储单元集合中的多个存储单元，所述第一集合包含在所述第一多层集合中多个层的一或多个的多个子集，其中所述第一集合的所述多个子集是由至少两层而与所述第一集合的其余子集分离，所述至少两层不是所述第一集合的成员，以及然后，完成在所述多存储单元集合中剩余存储单元的编程。

【技术特征摘要】
2013.01.15 TW 102101551;2013.01.16 US 61/752,985;21.一种操作包含一叠层式存储器结构的一存储器的方法，其中多个多位地址映像到被设置在多个层中的多个对应存储单元，所述方法包含：响应在一多存储单元集合中储存数据的一编程指令，执行被限制到在一第一集合中多个存储单元的一第一编程操作，所述多存储单元集合对应于一特定多位地址，所述第一集合包含在所述多存储单元集合中的多个存储单元，所述第一集合包含在所述第一集合中多个层的至少两个的多个子集，其中所述第一集合的所述多个子集是由至少两层而与所述第一集合的其余子集分离，以及然后，完成在所述多存储单元集合中剩余存储单元的编程。2.根据权利要求1所述的方法，其中所述第一编程操作使在所述第一集合中的一或多个存储单元改变到一所编程状态且对于在一第二集合中的多个存储单元禁止多存储单元状态中的多个改变，所述第二集合包含在所述多存储单元集合中的多个存储单元；所述第一编程操作包含施加一第一偏压安排，所述第一偏压安排包含：施加到在所述第一集合中所述多个存储单元的所述一或多个的一编程电压；以及施加到在所述第二集合中全部存储单元的一禁止电压；以及如果要被储存的数据需要在所述第二集合中多存储单元状态的一改变，则执行另一编程操作，以使在所述第二集合中的一或多个存储单元改变到一所编程状态。3.根据权利要求2所述的方法，其中所述另一编程操作包含施加一第二偏压安排，所述第二偏压安排包含：施加到在所述第二集合中所述多个存储单元的所述一或多个的一编程电压；以及施加到在所述多个层的所述第一集合中全部存储单元的一禁止电压。4.根据权利要求3所述的方法，其中所述第一编程操作受配置以便所述第一集合包含一第一子集和一第三子集且所述第二集合包含一第二子集，所述第一子集包含一第一层对，所述第三子集包含一第三层对，所述第二子集包含一第二层对，且其中所述第一层对和所述第三层对由所述第二层对所分离。5.根据权利要求4所述的方法，其中在所述第一层对中的至少一存储单元和在所述第三层对中的至少一存储单元在所述第一编程操作的期间被编程。6.根据权利要求4所述的方法，其中所述第二集合包含了包含一第四层对的一第四子集，所述第二层对和所述第四层对由所述第三层对所分离，且其中在所述第二层对中的至少一存储单元和在所述第四层对中的至少一存储单元在所述另一编程操作的期间被编程。7.根据权利要求2所述的方法，其中为了没有状态改变被需要以储存所述数据，所述第一偏压安排包含施加到在所述多个层的所述第一集合中的所述多个对应存储单元中的多个存储单元的所述禁止电压。8.根据权利要求1所述的方法，更包含：为了一状态改变被需要以储存所述数据而识别在所述多个对应存储单元中的多个存储单元，且将多个存储单元指定到所述多个层的所述第一集合以便它包含多个所识别存储单元的全部。9.根据权利要求3所述的方法，其中所述多个层包含所述第一集合、一第二集合和一第三集合，在所述第二集合中的多个层由在所述第三集合中的一层和在所述第一集合中的一层所分离，且所述方法包含：在施加所述第一编程操作之后，施加用于在所述第二集合中多个存储单元的一第二编程操作，以及然后施加用于在所述第三集合中多个存储单元的一第三编程操作。10.一种存储器，包含：一叠层式存储器结构，...

【专利技术属性】
技术研发人员：洪硕男，吕函庭，陈弟文，黄世麟，张国彬，谢志昌，洪俊雄，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71