EEPROM结构、存储阵列及其编程、擦除和读取方法技术

本发明专利技术提供一种EEPROM结构、存储阵列及其编程、擦除和读取方法，所述EEPROM结构包括：半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；所述字线结构位于所述位线结构和源线结构之间；所述浮栅结构位于所述字线结构和源线结构之间；所述控制栅结构位于所述浮栅结构的表面；所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种EEPROM结构、存储阵列及其编程、擦除和读取方法，所述EEPROM结构包括：半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；所述字线结构位于所述位线结构和源线结构之间；所述浮栅结构位于所述字线结构和源线结构之间；所述控制栅结构位于所述浮栅结构的表面；所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。【专利说明】EEPROM结构、存储阵列及其编程、擦除和读取方法
本专利技术涉及存储器
，特别涉及一种EEPROM结构、存储阵列及其编程、擦除和读取方法。
技术介绍
电可擦可编程只读存储器(EEPROM, Electrically Erasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM,Erasable Programmable Read-OnlyMemoryXEEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM, Random Access Memory)芯片，甚至取代部分的硬盘功能,与高速RAM成为二^世纪最常用且发展最快的两种存储技术。EEPROM通常包括译码电路、控制电路以及存储阵列，EEPROM存储阵列由多个呈阵列排布的存储单元构成。图1是常见的一种EEPROM存储阵列中相邻两个存储单元的剖面结构示意图。参考图1，所述存储单元包括衬底10、漏极11、源极12、浮栅FG以及字线WL。所述漏极11和源极12形成于所述衬底10的内部，所述漏极11连接位于所述衬底10表面的位线BL，所述源极12连接位于所述衬底10表面的源线SL，所述字线WL位于所述源线SL和所述位线BL之间，所述浮栅FG位于所述字线WL与所述漏极11连接的位线BL之间的衬底表面。 图2为现有EEPROM存储阵列的俯视图，位于同一行的存储单元的字线连接在一起形成字线WL1、字线WL2、字线WL3和字线WL4,位于每相邻两行的存储单元的源极连接至同一源线，所述源线包括源线SL1、源线SL2、源线SL3和源线SL4，位于同一列的存储单元的漏极连接至同一位线，所述位线包括位线BL1、位线BL2、位线BL3和位线BL4,位于第五列的存储单元的漏极连接至位，位于同一列第m行和第m+1行的存储单元共用源极，位于同一列第m行和第m-Ι行的存储单元共用漏极，I≤m≤M且m为奇数。从图2可以看出，第m行和第m-Ι行的存储单元公用一条源线，例如，第I行和第2行的存储单元公用源线SL1。对第一行的存储单元不停的进行编程和擦除的过程中，由于第二行的存储单元与第一行的存储单元公用一条源线SL1，所以会对第二行的存储单元内保存的数据产生干扰。为了避免存储的数据被干扰，现有技术通常只利用连接同一条源线的一行存储单元保存数据，这导致存储单元的利用率较低，过多的闲置存储单元占用了较大的空间，使得存储单元组成的存储器面积较大。
技术实现思路
本专利技术解决的是现有的存储器面积大的问题。为解决上述问题，本专利技术提供一种EEPROM结构，包括:半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；所述字线结构位于所述位线结构和源线结构之间；所述浮栅结构位于所述字线结构和源线结构之间；所述控制栅结构位于所述浮栅结构的表面；所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。本专利技术还提供一种存储阵列，包括:呈M行N列排布的存储单元、N条源线和N条位线，M≥1，N≥1且N为8的整数倍，所述存储单元为上述存储结构；位于第η列存储单元中的源线结构均连接第η条源线，1 ≤ n ≤ N,位于第η列存储单元中的位线结构均连接第η条位线；位于第8k_7列至第8k列的存储单元中的掺杂阱连接在一起以形成子阵列掺杂阱，1 ≤k ≤N/8 ;位于同一行存储单元中的字线结构连接在一起以形成字线，位于同一行存储单元中的控制栅结构连接在一起以形成控制栅线。本专利技术还提供一种上述存储阵列的编程方法，包括:施加OV的电压至与待编程存储单元连接的位线；施加OV的电压至所述待编程存储单元的字线结构所在的字线；施加6V~IOV的电压至所述待编程存储单元的控制栅结构所在的控制栅线；施加-4V~-7V的电压至与所述待编程存储单元连接的源线；施加OV的电压至所述待编程存储单元的掺杂阱所在的子阵列掺杂阱；施加OV的电压至未与所述待编程存储单元连接的位线；施加OV的电压至未与所述待编程存储单元连接的源线；施加OV的电压至除所述待编程存储单元的字线结构所在的字线以外的字线；施加OV的电压至除所述待编程存储单元的控制栅结构所在的控制栅线以外的控制栅线；施加OV的电压至除所述待编程存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。本专利技术还提供一种上述存储阵列的擦除方法，包括:施加8V~12V的电压至与待擦除存储单元连接的位线；施加OV的电压至所述待擦除存储单元的字线结构所在的字线；施加-6V~-1OV的电压至所述待擦除存储单元的控制栅结构所在的控制栅线；施加8V~12V的电压至与所述待擦除存储单元连接的源线；施加8V~12V的电压至所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱；施加OV电压至未与所述待擦除存储单元连接的位线；施加OV电压至未与所述待擦除存储单元连接的源线；施加OV电压至除所述待擦除存储单元的字线结构所在的字线以外的字线；施加2V~5V电压至除所述待擦除存储单元的控制栅结构所在的控制栅线以外的控制栅线；施加OV电压至除所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。本专利技术还提供一种上述存储阵列的读取方法，包括:施加Vcc-0.8V?Vcc-1.2V的电压至与待读取存储单元连接的位线，Vcc为所述存储阵列的电源电压；施加Vcc-L 2?Vcc-1.8V的电压至所述待读取存储单元的字线结构所在的字线.施加Vcc-0.4V?Vcc-0.7V的电压至所述待读取存储单元的控制栅结构所在的控制栅线；施加Vcc的电压至与所述待读取存储单元连接的源线；施加Vcc的电压至所述待读取存储单元的掺杂阱所在的子阵列掺杂阱；施加OV的电压至未与所述待读取存储单元连接的位线；施加OV的电压至未与所述待读取存储单元连接的源线；施加Vcc的电压至除所述待读取存储单元的字线结构所在的字线以外的字线；施加Vcc的电压至除所述待读取存储单元的控制栅结构所在的控制栅线以外的控制栅线；施加OV的电压至除所述待读取存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的EEPROM结构具有控制栅结构，使得存储阵列具有本文档来自技高网...

【技术保护点】
一种EEPROM结构，其特征在于，包括：半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；所述字线结构位于所述位线结构和源线结构之间；所述浮栅结构位于所述字线结构和源线结构之间；所述控制栅结构位于所述浮栅结构的表面；所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡剑，杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31