非易失性存储器件的编程方法技术

本发明专利技术提供了一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管。所述编程方法包括以下步骤：在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到公共源极线；以及在将选中的存储器单元编程的第二时段期间，当选中的字线属于与公共源极线相邻的字线组时，将增大得大于第一电压的第二电压施加到公共源极线。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2012年8月30日提交的申请号为10-2012-0095673的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种非易失性存储器件的操作方法，更具体而言，涉及一种。
技术介绍
近来，对能够电编程和电擦除并且即使在不供应电源的状态下也能保持数据的非易失性存储器件的需求快速增加。在非易失性存储器件之中，NAND快闪存储器件包括多个存储器单元，所述多个存储器单元串联连接使得相邻的单元共用漏极或源极，并且形成一个存储串(string)。因此，NAND快闪存储器件适用于储存大量信息。具体地，形成NAND快闪存储器件的存储串包括串联连接在位线与公共源极线之间的漏极选择晶体管、多个存储器单元以及源极选择晶体管。漏极选择晶体管、存储器单元以及源极选择晶体管具有分别与漏极选择线、字线以及源极选择线连接并且被漏极选择线、字线以及源极选择线控制的栅极。多个存储串和与相应的存储串连接的多个位线形成存储器单兀块。为了将存储器单元编程，对存储器单元执行擦除操作，使得存储器单元具有负的阈值电压。然后，将高电压作为编程电压施加到被选中用于编程的存储器单元的字线，使得选中的存储器单元具有较高的阈值电压。此时，其他的未选中的存储器单元的阈值电压不能改变。然而，在编程操作期间，编程电压不仅被施加到选中的存储器单元，而且还被施加到与选中的存储器单元共用字线的未选中的存储器单元。因此，可能发生与选中的字线连接的未选中的存储器单元被编程的编程干扰。通常，为了防止编程干扰，使用以下方法:将未选中的存储串的漏极选择晶体管和源极选择晶体管关断，以将未选中的存储串的存储器单元的沟道浮置，并且将编程电压和通过电压施加到选中的字线和未选中的字线，以将未选中的存储串的存储器单元的沟道电压升压。然而，现有的沟道升压方法随着选中的存储器单元的位置的不同可能不能获得防编程干扰效果。具体地，当选中的存储器单元位于存储串的沿延伸方向的端部时，防编程干扰效果可能降低。在下文中，参见图1A和图1B，将更加详细地描述这种问题。图1A和图1B是用于解释现有方法的问题的图。具体地，图1A是当选中的存储器单元最相邻于公共源极线CSL时的未选中的存储串的截面图，图1B是当选中的存储器单元最相邻于位线BL时的未选中的存储串的截面图。参见图1A，将电源电压Vcc施加到未选中的存储串的公共源极线CSL、漏极选择线DSL以及位线BL，并且将OV施加到源极选择线SSL，由此将未选中的存储串的存储器单元的沟道浮置。随后，当将编程电压Vpgm施加到选中的存储器单元的字线WLO并且将通过电压Vpass施加到其他的字线WLl至WLn时，存储器单元的沟道电压升压。此时，由于编程电压Vpgm高于通过电压Vpass，所以在字线WLO之下升压的沟道电压CHl比在其他的字线WLl至WLn之下升压的沟道电压CH2更大。在这种情况下，由于在字线WLO之下的沟道电压与施加到相邻的公共源极线CSL的电压Vcc之间的差很大，所以泄漏电流可以流到公共源极线CSL (参见①)。因此，在字线WLO之下的沟道电压减小。S卩，由于不能保持未选中的存储串中的与字线WLO连接的存储器单元的沟道电压的升压程度，所以相对应的存储器单元可能被编程。此外，参见图1B，以与图1A相同的方式将未选中的存储串的存储器单元的沟道浮置。然后，当将编程电压Vpgm施加到选中的存储器单元的字线WLn并且将通过电压Vpass施加到其他的字线WLO至WLn-1时，存储器单元的沟道电压升压。此时，在字线WLn之下升压的沟道电压CHl比在其他的字线WLO至WLn-1之下升压的沟道电压CH2更高。在这种情况下，由于在字线WLn之下的沟道电压与施加到相邻的位线BL的电压Vcc之间的差很大，所以泄漏电流可以流到位线BL (参见②)。因此，在字线WLn之下的沟道电压减小。即，由于不能保持未选中的存储串中的与字线WLn连接的存储器单元的沟道电压的升压程度，所以相对应的存储器单元可能被编程。
技术实现思路
根据一个示例性实施例，一种，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤:在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到公共源极线；以及在将多个存储器单元中的选中的存储器单元编程的第二时段期间，当选中的字线属于与公共源极线相邻的字线组时，将比第一电压更大的第二电压施加到公共源极线。根据一个示例性实施例，一种，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤:在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到未选中的位线；以及在将选中的存储器单元编程的第二时段期间，当选中的字线属于与位线相邻的字线组时，将比第一电压更大的第二电压施加到未选中的位线。在本专利技术的一个示例性实施例中，一种，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤:在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到公共源极线；在第一时段期间将第二电压施加到未选中的位线；在将选中的存储器单元编程的第二时段期间，当选中的字线属于与公共源极线相邻的第一字线组时，将比第一电压更大的第三电压施加到公共源极线；以及在第二时段期间，当选中的字线属于与位线相邻的第二字线组时，将比第二电压更大的第四电压施加到未选中的位线。【附图说明】图1A和图1B是用于解释现有方法的问题的图。图2A是说明根据一个示例性实施例的非易失性存储器件的电路图。图2B是图2A的一个存储串的截面图。图3是用于解释根据本专利技术的一个示例性实施例的的流程图。图4A至图4D是分别用于解释图3的步骤S313、S314、S315以及S316的时序图。【具体实施方式】下面将参照附图更详细地描述本专利技术的示例性实施例。然而，本专利技术可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本专利技术的范围。在说明书中，相似的附图标记在本专利技术的不同附图与示例性实施例中表示相似的部分。图2A是说明根据一个示例性实施例的非易失性存储器件的电路图。图2B是图2A的一个存储串的截面图。参见图2A和图2B，示例性的非易失性存储器件包括多个存储串STO至ST1，每个存储串包括源极选择晶体管SST、多个存储器单元MCO至MCn以及漏极选择晶体管DST，它们全部串联连接在公共源极线CSL与位线BLO或BLl之间。图2A说明两个存储串STO和ST1，但是本专利技术不局限于此。可以改变存储串的数目和与相应的存储串连接的位线的数目。在图2A和图2B中，η表示指示了每个存储串STO和STl中包括的字线的数目或存储器单元的数目的自然数。漏极选择晶体管DST具有与漏极选择线DSL连接的栅极、并且通过漏极选择线DSL来控制，其中漏极选择线DSL沿着与存储串本文档来自技高网...

【技术保护点】
一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤：在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到所述公共源极线；以及在将所述多个存储器单元的选中的存储器单元编程的第二时段期间，当选中的字线属于与所述公共源极线相邻的字线组时，将比所述第一电压大的第二电压施加到所述公共源极线。

【技术特征摘要】
2012.08.30 KR 10-2012-00956731.一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤: 在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到所述公共源极线；以及 在将所述多个存储器单元的选中的存储器单元编程的第二时段期间，当选中的字线属于与所述公共源极线相邻的字线组时，将比所述第一电压大的第二电压施加到所述公共源极线。2.如权利要求1所述的编程方法，其中，所述第二时段包括: 将编程电压施加到所述选中的字线的编程电压施加时段，并且 在所述编程电压施加时段期间将所述第二电压施加到所述公共源极线。3.如权利要求1所述的编程方法，其中，所述第二时段包括: 将通过电压施加到所述选中的字线的通过电压施加时段，以及 将编程电压施加到所述选中的字线的编程电压施加时段，并且 其中，在所述编程电压施加时段期间将所述第二电压施加到所述公共源极线。4.如权利要求3所述的编程方法，其中，在所述通过电压施加时段期间将所述第二电压施加到所述公共源极线。5.如权利要求1所述的编程方法，其中，与所述公共源极线相邻的字线组包括: 从最靠近所述公共源极线的一侧开始布置的一个或更多个字线。6.如权利要求1所述的编程方法，其中，将与所述公共源极线相邻的字线组分成从最靠近所述公共源极线的一侧开始布置的第一子组至第N子组，其中，N是等于或大于I的自然数， 其中，所述第一子组至所述第N子组中的每个包括一个或更多个字线，以及其中，所述第二电压的量值从所述选中的字线所属的子组之中的所述第一子组到所述第N子组减小。7.一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤: 在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到未选中的位线；以及 在将选中的存储器单元编程的第二时段期间，当选中的字线属于与所述位线相邻的字线组时，将比所述第一电压大的第二电压施加到所述未选中的位线。8.如权利要求7所述的编程方法，其中，所述第二时段包括: 将编程电压施加到所述选中的字线的编程电压施加时段，并且 在所述编程电压施加时段期间，将所述第二电压施加到所述未选中的位线。9.如权利要求7所述的编程方法，其中，所述第二时段包括: 将通过电压施加到所述选中的字线的通过电压施加时段，以及 将编程电压施加到所述选中的字线的编程电压施加时段，并且 其中，在所述编程电压施加时段期间将所述第二电压施加到所述未选中的位线。10.如权利要求9所述的编程方法，其中，在所述通过电压施加时段期间将所述第二电压施加到所述未选中的位线。11.如权利要求7所述的编程方法，其中，与所述位线相邻的字线组包括: 从最靠近所述位线的一侧开始...

【专利技术属性】
技术研发人员：金泰均，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：