减低漏电的字线电荷保护电路制造技术

描述一种制造字线保护结构的方法以及系统。如所述，该字线保护结构包括多晶硅结构，形成于邻近存储器核心区域。该多晶硅结构包括位于该多晶硅结构核心侧的第一掺杂区域以及位于该多晶硅结构脊柱侧的第二掺杂区域。一未掺杂区域位于该第一及第二掺杂区域之间。一传导层形成在该多晶硅结构的顶端上，并设置使得该传导层不是在该第一掺杂区域及该未掺杂区域之间的转变界线(transition)，就是在该第二掺杂区域及该未掺杂区域之间的转变界线，未与该未掺杂区域接触。

【技术实现步骤摘要】
【国外来华专利技术】减低漏电的字线电荷保护电路
本专利技术大致相关于一种用于存储器装置中改善的字线电荷保护电路，以及用于制造该字线电荷保护电路的方法。
技术介绍
快闪以及其他类型的电子存储器装置由各别存储并提供数据存取的存储器单元所构成。一种典型的存储器单元存储称做为位元的单一二进位信息片段，其具有两种可能状态的其中之一。该单元通常被组织为多重单元单位，例如包括八个单元的位元组，并且字组可能包括十六或是更多这样的单元，通常设置为八的倍数。数据的存储在这样的存储器装置结构是由写入至存储器单元的特定组来执行，有时称作为程式化该单元，其中，该数据可在之后于读取运算中取回。另外，程式化以及读取运算，在存储器装置中的群组单元可被抹除，其中，在该群组中的每一个单元被程式化至一已知状态。个别的存储器单元典型上包括半导体结构，适于存储一位元的数据。举例来说，许多现有的存储器单元包括金氧半导体(MOS)装置，一二进位的信息片段可维持在其中。该抹除、程式化以及读取运算通常由施加适当的电压至该单元MOS装置的某端点上来执行。在抹除或程式化运算中，施加该电压以便引起电荷被移除或是存储在该存储器单元中。在读取运算中，施加适当的电本文档来自技高网...

【技术保护点】
一种制造用于闪存单元的字线结构的方法，该方法包括：形成多晶硅结构邻近于核心区域；掺杂该多晶硅结构于邻近该核心区域的第一区域中以及于邻近脊柱区域的第二区域中；留下未掺杂区域介于该第一以及第二区域之间，该未掺杂区域具有第一末端与该第一区域接触以及第二末端与该第二区域接触；以及形成传导层在该多晶硅结构的顶端上，其中，设置该传导层使得该传导层并未接触该第一末端以及第二末端的至少其中之一。

【技术特征摘要】
【国外来华专利技术】2012.07.10 US 13/545,4691.一种制造用于闪存单元的字线结构的方法，该方法包括：形成多晶硅结构邻近于核心区域；掺杂该多晶硅结构于邻近该核心区域的第一区域中以及于邻近脊柱区域的第二区域中；留下未掺杂区域介于该第一区域以及第二区域之间，该未掺杂区域具有第一末端与该第一区域接触以及第二末端与该第二区域接触；以及直接在该多晶硅结构的该第一区域和第二区域的其中之一以及该未掺杂区域的一部分上形成传导层，该传导层被设置以使得该传导层并未覆盖该第一末端以及第二末端的至少其中之一。2.如权利要求1所述的方法，其中，形成传导层，包括：形成掩膜覆盖在部分的该未掺杂区域；以及沉积该传导层在该多晶硅结构的未掩膜区域上。3.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第一区域以及部分的该未掺杂区域。4.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第一区域以及整体的该未掺杂区域。5.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第二区域以及部分的该未掺杂区域。6.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第一区域、部分的该第二区域以及整体的该未掺杂区域。7.如权利要求1所述的方法，还包括从该第二区域形成至少部分的该脊柱区域，并且电性连接该脊柱区域至衬底。8.如权利要求1所述的方法，其中，形成该多晶硅结构包括：沉积多晶硅邻近该核心区域；形成掺杂掩膜覆盖部分的该多晶硅；掺杂该多晶硅的未掩膜部分；以及移除该掺杂掩膜。9.如权利要求1所述的方法，还包括由Co-Si形成...

【专利技术属性】
技术研发人员：B·M·戴维斯，M·W·伦道夫，SY·钟，H·希莱瓦，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：美国;US